【正文】 amp。amp。amp。amp。amp。amp。(request_allamp。(request_allamp。(request_allamp。(request_allamp。(request_allamp。(request_allamp。pos)) NextState=OPENDOOR。 end else if(request_all||up_all)//上升和?？空埱笾杏挟?dāng)前層的請求且只有當(dāng)前層下的請求 NextState=DOWN。((down_all^pos)pos)) NextState=UP。pos))//上升或停靠請求中有當(dāng)前樓層的請求否，有可能關(guān)門的瞬間又有新的請求 NextState=OPENDOOR。//停靠1時鐘周期后開門 end OPENDOOR: begin if(count5)//開門不足5周期，則繼續(xù)轉(zhuǎn)移到開門狀態(tài) NextState=OPENDOOR。 end else if(request_all||down_all) NextState=UP。pos)amp。pos)amp。amp。amp。amp。amp。amp。amp。(down_allamp。(down_allamp。(down_allamp。(down_allamp。(down_allamp。(down_allamp。FLOOR6))) NextState=DOWN。FLOOR5))||((request_allamp。FLOOR4))||((request_allamp。FLOOR3))||((request_allamp。FLOOR2))||((request_allamp。FLOOR1))||((request_allamp。 else if(((request_allamp。 else NextState=WAIT。amp。 else if((down_allamp。//有，下一狀態(tài)轉(zhuǎn)為UPSTOP(?？亢笠?s才開門,UPSTOP即為這1s的過渡期) else if((request_allpos)||(up_allpos))//停靠或上升請求中有當(dāng)前樓層之上的請求否 NextState=UP。 else NextState=WAIT。pos)||(down_allamp。pos)0)//?？空埱笾杏挟?dāng)前樓層?？空埱蠓? NextState=OPENDOOR。 display_decode_count h2(cp_50M,count,count_out)。amp。b0}。方法雖然違反了“同步電路最好//沒有時鐘門控”的要求，但是在此只要“負(fù)面影響”不是很大還是可以接受的。b00。b0。b1, FALSE=139。b001000, FLOOR5=639。 //定義樓層的符號常量 parameter FLOOR1=639。b0001000 , DOWNSTOP=739。 //定義電梯7種狀態(tài)的符號常量 parameter WAIT=739。 reg [1:0] UpDnFlag。 wire [6:0]count_out。 //pos與Posout的關(guān)系:當(dāng)前狀態(tài)一改變,pos立即作相應(yīng)改變,而PosOut則是當(dāng)前狀態(tài)在要變到下一狀態(tài)的瞬間 //,將PosOut作相應(yīng)改變。//計數(shù)器輸出，便于我控制開關(guān)門的狀態(tài)顯示 output [2:0]count。 //output ports: output [6:0]out。在此謹(jǐn)向楊老師表示我最誠摯的敬意和感謝! 同時，感謝所有教導(dǎo)過我、關(guān)心過我的老師以及電信學(xué)院的所有老師。致謝回首課題研究的歷程，對那些引導(dǎo)我、幫助我、激勵我的人心中充滿了感激。通過對此課題的研究，本人還發(fā)現(xiàn)一個優(yōu)秀的電子產(chǎn)品必須具備自動化能力，本人還認(rèn)為此課題還培養(yǎng)了我們更好的了解本專業(yè)的知識，提高個人修養(yǎng)，鍛煉自己的實際操作能力以及對待一件事的嚴(yán)謹(jǐn)態(tài)度，以及對以后的工作提出了寶貴的經(jīng)驗。初始化狀態(tài)為1樓等待門是關(guān)閉的。以上是我們所應(yīng)實現(xiàn)的基本功能。（3）當(dāng)電梯停在6樓處于等待狀態(tài)時，在1樓和2樓同時有向上的請求時：（4）當(dāng)電梯停在1樓處于等待狀態(tài)時，在6樓和5樓同時有向下的請求時：（5）當(dāng)電梯停在6樓時，有在5樓的向下的請求時，電梯應(yīng)該先到五樓，電梯內(nèi)部請求到1樓，如果電梯在下降的過程中，有在2樓的向上的請求時，電梯應(yīng)該先相應(yīng)內(nèi)部請求，然后相應(yīng)外部請求：（6）電梯的強制運行按鈕forbid： 電梯控制系統(tǒng)的實驗平臺實現(xiàn) 以上的模塊設(shè)計過程說的比較的簡約。就只加了一個“ 根據(jù)不同的輸入產(chǎn)生不同的輸出 ”的模塊。其中也采用了“電梯主控制器”中的信號并置的思想。完成電梯的開門、關(guān)門的時間管理。（a）信號并置部分，完成對5路向上請求、5路向下請求、6路內(nèi)部請求的信號并置，化繁為簡。 // LCD Back Light ON/OFFoutput LCD_RW。 // 50 MHzinput KEY。count_in。b1000000,分別電梯處于等待模式、上升模式、下降模式、上升停止，下降停止、開門和關(guān)門等7個狀態(tài)。b0000100,739。b10,分別代表當(dāng)前電梯是上升的，下降的和靜止的。b1,分別代表當(dāng)前門是關(guān)閉和當(dāng)前門是打開的。b100000分別代表電梯處在1,2,3,4,5,6樓。b000010,639。 電梯控制系統(tǒng)的VHDL語言設(shè)計及仿真 （ASCI設(shè)計中，這一步驟稱為第二次Sign—off）。對于上述綜合生成的網(wǎng)表，根據(jù)布爾方程功能等效的原則，用更小更快的綜合結(jié)果代替一些復(fù)雜的單元，并與指定的庫映射生成新的網(wǎng)表，這是減小電路規(guī)模的一條必由之路。（ASCI設(shè)計中，這一步驟稱為第一次Signoff）PLD設(shè)計中，有時跳過這一步。在傳統(tǒng)設(shè)計中，設(shè)計人員是應(yīng)用傳統(tǒng)的原理圖輸入方法來開始設(shè)計的。設(shè)計處理一般在數(shù)分鐘內(nèi)內(nèi)完成。第三章 電梯控制系統(tǒng)的設(shè)計與實現(xiàn) MAX+PLUSII的介紹Max+plusII(或?qū)懗蒑axplus2,或MP2) 是Altera公司推出的的第三代PLD開發(fā)系統(tǒng)(Altera第四代PLD開發(fā)系統(tǒng)被稱為：QuartusII，主要用于設(shè)計新器件和大規(guī)模CPLD/FPGA).使用MAX+PLUSII的設(shè)計者不需精通器件內(nèi)部的復(fù)雜結(jié)構(gòu)。我的程序中采用的是標(biāo)準(zhǔn)的MEALY型狀態(tài)狀態(tài)機。b10,STATIC=239。b1, CLOSED=139。 parameter TRUE=139。b000100, FLOOR4=639。b1000000。b0000100, UPSTOP=739。這一點從下面的參數(shù)定義中可以窺見一二。b0}。首先，是怎樣處理數(shù)量繁多的電梯輸入信號，如果采用分情況討論的話，程序一路寫完，復(fù)雜度肯定是不堪設(shè)想，而且我還不敢保證是否分析到所有的情況了。這個就不用多解釋了。我在序言中也講到了，“應(yīng)用有限狀態(tài)機”實現(xiàn)電梯的實時控制是最好不過的方法了，通過我的分析以及參考圖書館的有關(guān)書籍，也少不了參照一些網(wǎng)上的程序，最后總結(jié)出了電梯正常運行的七個狀態(tài)：上升、下降、上升的過程中途停止、下降的過程中途停止、開門、關(guān)門、等待狀態(tài)。我們設(shè)計的智能電梯控制器應(yīng)該可以實時接受各樓層的上下請求信號及電梯內(nèi)部的停靠請求，然后根據(jù)這些請求實現(xiàn)對電梯正確的控制:除了頂層和底層外，各樓層均設(shè)有上下請求開關(guān)，頂層和底層分別設(shè)有下降和上升請求開關(guān)，這一點應(yīng)該不難理解。最后停在發(fā)出最后一個請求的樓層。進(jìn)入下降模式后，只響應(yīng)比當(dāng)前位置低的下樓請求，由上到下逐個執(zhí)行。要求指示電梯所在樓層位置等其他必要的信號。隨著城市向大型化、高層化的發(fā)展，我國每年將需要電梯在40000臺以上。應(yīng)該說，隨著我國經(jīng)濟的增長，電梯市場一直保持著旺盛的需求。2002年，中國電梯行業(yè)電梯年產(chǎn)量首次突破6萬臺。②獨立自主、艱苦研制、生產(chǎn)階段(19501979年)，這一階段我國共生產(chǎn)安裝電梯約1萬臺。隨著EDA技術(shù)的快速發(fā)展．基于FPGA的微機化控制已廣泛應(yīng)用于電梯電路設(shè)計與控制的各個方面。根據(jù)我國有關(guān)部門的規(guī)定，電梯作業(yè)屬于特種作業(yè)，其作業(yè)人員必須經(jīng)過專門培訓(xùn)，并經(jīng)理論考試和實踐考核合格后，發(fā)給《特種作業(yè)操作證》方可上崗操作。現(xiàn)在，電梯己完全融入我們的生活、工作及學(xué)習(xí)中，人們越來越離不開它。第二章 電梯控制系統(tǒng)的分析隨高層樓宇的增加，電梯越來越多的走進(jìn)了人們的生活，對人們的生活的影響越來越大。動作執(zhí)行完畢后，可以遷移到新的狀態(tài)，也可以仍舊保持原狀態(tài)。詳解如下： 　　①現(xiàn)態(tài)：是指當(dāng)前所處的狀態(tài)。這樣一來，任何邏輯都可建模成一系列事件/狀態(tài)組合。具體采取的操作不僅能取決于接收到的事件，還能取決于各個事件的相對發(fā)生順序。 　　顯然，必須采取不同的技術(shù)來處理這些情況。事件驅(qū)動的GUI應(yīng)用程序是這種應(yīng)用程序的典 型例子，它們由命令和選擇（也就是用戶造成的事件）來驅(qū)動?！懊钚袑嵱贸绦颉笔沁@種傳統(tǒng)應(yīng)用程序的典型例子。它要改變到新的狀態(tài)，依賴于轉(zhuǎn)換函數(shù)。這些節(jié)點中至少有一個必須是終態(tài)。 VHDL語言程序的基本結(jié)構(gòu)實體（Entity）結(jié)構(gòu)體 (Architecture) 包集合(Package) 配(Configuration) 庫(Library)關(guān)于狀態(tài)機的一個極度確切的描述是它是一個有向圖形，由一組節(jié)點和一組相應(yīng)的轉(zhuǎn)移函數(shù)組成。 　　(5) VHDL 語言程序易于共享和復(fù)用 　　VHDL 語言采用基于庫 ( library) 的設(shè)計方法。 　　(3) VHDL 語言具有很強的移植能力 　　VHDL 語言很強的移植能力主要體現(xiàn)在: 對于同一個硬件電路的 VHDL 語言描述 , 它可以從一個模擬器移植到另一個模擬器上、從一個綜合器移植到另一個綜合器上或者從一個工作平臺移植到另一個工作平臺上去執(zhí)行。 　　(2) VHDL 語言具有強大的硬件描述能力 　　VHDL 語言具有多層次的電路設(shè)計描述功能，既可描述系統(tǒng)級電路 , 也可以描述門級電路；描述方式既可以采用行為描述、寄存器傳輸描述或者結(jié)構(gòu)描述，也可以采用三者的混合描述方式。同時, 它還具有多層次的電路設(shè)計描述功能。在設(shè)計語言中，由于VHL和Verilog HDL是目前通用的設(shè)計語言，在設(shè)計大系統(tǒng)時，不夠方便直觀，所以需要進(jìn)一步完善。VHDL的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可視部分,及端口)和內(nèi)部（或稱不可視部分），既涉及實體的內(nèi)部功能和算法完成部分。 VHDL語言及程序概述VHDL 的英文全名是 VeryHighSpeed Integrated Circuit Hardware Description Language，誕生于 1982 年。FPGA的編程無須專用的FPGA編程器，只須用通用的EPROM、PROM編程器即可。 　　FPGA是由存放在片內(nèi)RAM中的程序來設(shè)置其工作狀態(tài)的，因此，工作時需要對片內(nèi)的RAM進(jìn)行編程。 　　3）FPGA內(nèi)部有豐富的觸發(fā)器和I／O引腳。一些FPGA可以讓設(shè)備的一部分重新編輯而其他部分繼續(xù)正常運行。而FPGA卻是有很多的連接單元，這樣雖然讓它可以更加靈活的編輯，但是結(jié)構(gòu)卻復(fù)雜的多。 　　CPLD和FPGA的主要區(qū)別是他們的系統(tǒng)結(jié)構(gòu)。另外一種方法是用CPLD（復(fù)雜可編程邏輯器件備）。 　　FPGA一般來說比ASIC（專用集成芯片）的速度要慢，無法完成復(fù)雜的設(shè)計，而且消耗更多的電能。這些可編輯元件可以被用來實現(xiàn)一些基本的邏輯門電路（比如AND、OR、XOR、NOT）或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。EDA技術(shù)的發(fā)展和推廣應(yīng)用極大地推動了電子工業(yè)的發(fā)展。（3）開放性和標(biāo)準(zhǔn)化現(xiàn)代EDA工具普遍采用標(biāo)準(zhǔn)化和開放性框架結(jié)構(gòu)，任何一個EDA系統(tǒng)只要建立了一個符合標(biāo)準(zhǔn)的開放式框架結(jié)構(gòu)，就可以接納其他廠商的EDA工具儀器進(jìn)行設(shè)計工作。(2)采用硬件描述語言進(jìn)行設(shè)計采用硬件描述語言進(jìn)行電路與系統(tǒng)的描述是當(dāng)前EDA技術(shù)的另一個特征。包括在機械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個領(lǐng)域，都有EDA的應(yīng)用。 　　EDA技術(shù)就是以計算機為工具，設(shè)計者在EDA軟件平臺上，用硬件描述語言HDL完成設(shè)計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。20世紀(jì)90年代，國際上電子和計算機技術(shù)較先進(jìn)的國家，一直在積極探索新的電子電路設(shè)計方法，并在設(shè)計方法、工具等方面進(jìn)行了徹底的變革，取得了巨大成功。t got any progress, I give up this handle a variet