電子設(shè)計論文基于spce061a單片機的波形發(fā)生器-wenkub.com
2025-05-28 12:20 本頁面
【正文】 延時DJNZ AH,$DJNZ CX,W3LOOPDJNZ DX,WAVE3SJMP WAVE1。三角波下降沿DJNZ AL,W2LOOP1DJNZ DX,W2LOOP。三角波上升沿INCB ALJNC W2LOOPLDB AL,0FEH 。延時DJNZ AH,$INCB ALJNC W1LOOPDJNZ DX,W1LOOP。：:D_APORT EQU 8000H 。要產(chǎn)生正弦波的簡單手段是造一張正弦數(shù)字量表。發(fā)布時間：2005331 20:42:11 參考文獻(xiàn):[1]許強，等．基于FPGA的三相PWM發(fā)生器[J]．電子技術(shù)應(yīng)用，2001，27（1）：73～74[2]田杰，等．基于FPGA的靜止補償器PWM脈沖發(fā)生器設(shè)計[J]．電力系統(tǒng)自動化，2000，24（23）：47～49[3]Zbigniew Bielewicz，Leszek Debowski．A DSP and FPGA Based Integrated Controller Development Solutions for High Performance Electric Drives．Proceedings of the IEEE International Symposium on Industrial Electronics，Warsaw，Poland，1996，2：679～684[4]ShihLiang Jung，MengYueh Chang．Design and Implementation of a FPGABased Control IC for ACVoltage Regulation．IEEE Transactions on Power Electronics，1999，14（3）：522～532[5]戴本祁．三相整流器移相觸發(fā)電路的EDA設(shè)計[J]．電力電子技術(shù)，2000，34（3）：53～54[6]侯波亨,等. VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計[M]. 西安電子科技大學(xué)出版社. 1999 可以看到，輸出的六路PWM信號脈沖寬度有了明顯的改變。輸入調(diào)制頻率為50Hz、三相彼此相位互差120 。End process。1\39。A_Adjust =PA+1111111 。 表示當(dāng)前A相正弦－－波處于正半周期 if flagA=\39。 then end process。 PC=C_Data(14 downto 8)。 B_Data = *ROM_Data。elsif BB=\39。 除法運算，舍取最低8位實現(xiàn) 1\39。event and Div_clk=\39。B_ Address =m。 n:=n+1。 then event and clk=\39。C_ Address=m。 m:=m+1。 thenevent and clk=\39。1\39。if clk\39。beginvariable m :integer range 511 downto 0process(clk)如圖3所示，A相首先從正弦函數(shù)表的地址0 開始累加讀起，當(dāng)讀到地址90 處，再從地址90 處累減讀到地址0 處，這樣在A相可逆計數(shù)器的控制下，就可以得到周期為的單向半波正弦信號；C相首先從正弦函數(shù)表的地址60 開始遞減讀起，當(dāng)讀到地址0 處，再從地址0 處遞增讀到地址90 處，然后從地址90 處遞減讀到地址0 處，這樣在C相可逆計數(shù)器的控制下，就可以得到周期為、初相位滯后A相60 的單向半波正弦信號；同理，B相從正弦函數(shù)表的地址60 開始累加讀起，在B相可逆計數(shù)器的控制下，就可以得到周期為 、初相位滯后C相60 的單向半波正弦信號。本設(shè)計采用雙極性調(diào)制方式，而三角載波的取值范圍為0～255，其中位線值為127，故實際產(chǎn)生的正弦調(diào)制波幅值按照下列公式進(jìn)行調(diào)整，其中Adjust為調(diào)整后的正弦調(diào)制波數(shù)據(jù)。Data＝（ ＊Sin_Data）/255 取值范圍［0～1］設(shè)調(diào)制深度為，當(dāng)前時刻正弦幅值為Sin_Data， 利用下式得出正弦調(diào)制波幅值Data為： 在本設(shè)計中，一個正弦波周期內(nèi)共采樣2048個點， ，而實際在ROM表中只需存512個采樣點，這樣大大減少了芯片硬件資源的消耗。在FPGA芯片內(nèi)部開辟一塊ROM區(qū)域，將離散時間正弦波幅值存入其中。利用可逆計數(shù)器對系統(tǒng)時鐘進(jìn)行計數(shù)。三角載波發(fā)生器SPWM脈沖發(fā)生器由微處理器總線接口電路、三角載波產(chǎn)生電路、正弦調(diào)制波產(chǎn)生電路、正弦函數(shù)表和比較控制電路等邏輯功能模塊組成。邏輯設(shè)計該SPWM發(fā)生器的內(nèi)部邏輯結(jié)構(gòu)。文獻(xiàn)［1］～［5］也論述了FPGA或CPLD在PWM脈沖產(chǎn)生時刻的計算仍由微處理器來完成，實際上微處理器的任務(wù)仍然繁重。模擬方法簡單直觀，但與數(shù)字控制器接口不便，難以滿足復(fù)雜要求；數(shù)字方法結(jié)構(gòu)靈活，尤其是微處理器內(nèi)置了PWM發(fā)生器的，使用更加方便。正弦調(diào)制波的產(chǎn)生采用查表法，但僅將1/4周期的正弦波數(shù)據(jù)存入FPGA內(nèi)部硬件所構(gòu)造的ROM中，減少了系統(tǒng)的硬件開銷，仿真結(jié)果證明了本設(shè)計的正確性。袁薇 摘西安交通大學(xué)基于FPGA的自治型SPWM波形發(fā)生器的設(shè)計 西安理工大學(xué)作者：bagheera作者：bagheera整個系統(tǒng)其性能指標(biāo)均達(dá)到了要求，還增添了其它特色。（3）輸出波形的頻率范圍為100mHz～100kHz；可以通過鍵盤輸入粗調(diào)頻率，通過外部中斷一可同步調(diào)節(jié)頻率，具有在低頻部分調(diào)節(jié)步進(jìn)小，在高頻部分大的特點。 圖14 顯示子程序流程圖 圖15 語音播報流程圖 其它 在按鍵控制的第6到第12個按鍵，都是用來改變和編輯波形參數(shù)的，這就為整個系統(tǒng)能輸出各種波形提供了可能性，以及增加了它的實用性。圖12 APWMO信號時序圖 在某些應(yīng)用領(lǐng)域由于各種干擾和響應(yīng)的存在，實際電路往往存在各種信號缺陷和瞬變信號，為了滿足各種需要我們還設(shè)計了有頻率突變的方波，如圖11所示。我們可以將IOB8設(shè)置成同相輸出端口，通過設(shè)置P_TimerA_Ctrl(寫)($700BH)的第0~5位來選擇TimerA的時鐘源(時鐘源A、B)。 圖10 正弦函數(shù)計算形成波形流程圖 三角波、鋸齒波的形成 三角波、鋸齒波形成的原理同正弦波形成的原理大致相同，在這里將不做作詳細(xì)介紹，其流程圖如圖11所示。為了實現(xiàn)頻率的調(diào)整，我在一個正弦波周期里建了兩百個點，如果我們隔一個取點的話，且在CPU時鐘頻率不改變的情形下，正弦波頻率將相對于前面的頻率提高將近一倍。整體按鍵過程如圖8所示。我們可
公司管理相關(guān)推薦
鄂ICP備17016276號-1