vhdl語言要素ppt課件-wenkub.com
2025-05-02 18:30 本頁面
【正文】 合并 a,b END PROCESS。 右移 O2=O1(6 DOWNTO 0)amp。 a=(x1 AND x2) OR (y1 AND y2)。 x=b AND a AND d AND e。 clk ?EVENT AND clk=?1? clk=?1? AND clk ?EVENT clk ?EVENT AND clk=?0? clk=?0? AND clk ?EVENT rising_edge(clk) falling_edge(clk) EVENT 和 ACTIVE EVENT 要求信號值發(fā)生變化； 1到 0、 0到 1 ACTIVE 信號值的任何變化， 1到 1， 1 到 0，0到 1， 0到 0； 所有的事件都是活躍，但并非所有的活躍都是事件 范圍類屬性 ’ RANGE屬性，其生成一個限制性數(shù)據(jù)對象的范圍。 ? LAST_VALUE(信號變化前的取值是什么 ) EVENT EVENT:它的值為布爾型 ,取值為 TRUE或FALSE。共有 5種信號屬性函數(shù)，分別是 : ’ EVENT(事件 ) 。 return 32 uprange:=bit32?HIGH。 sup?length=9。 sup?left=0。 sdown?right=0。數(shù)組在加一個長度屬性 LENGTH。 VHDL的屬性可分為數(shù)值類屬性、函數(shù)類屬性、范圍類屬性、信號類屬性、類型類屬性。 數(shù)據(jù)類型的轉(zhuǎn)換 數(shù)據(jù)類型轉(zhuǎn)換函數(shù)有 VHDL語言的包提供 例如： STD_LOGIC_1164, STD_LOGIC_ARITH STD_LOGIC_UNSIGNED等等 函數(shù) 說明 STD_LOGIC_1164包 TO_STDLOGIC_VECTOR(A) TO_BITVECTOR(A) TO_LOGIC(A) TO_BIT(A) 由 BIT_VECTOR 轉(zhuǎn)換成STD_LOGIC_VECTOR 由 STD_LOGIC_VECTOR轉(zhuǎn)換成BIT_VECTOR 由 BIT轉(zhuǎn)換成 STD_LOGIC 由 STD_LOGIC轉(zhuǎn)換成 BIT STD_LOGIC_ARITH包 CONV_STD_LOGIC_VECTOR(A,位長 ) CONV_INTEGER(A) 由 INTEGER,UNSIGNED 和SIGNED轉(zhuǎn)換成 STD_LOGIC_VECTOR 由 UNSIGNED和 SIGNED轉(zhuǎn)換成INTEGER STD_LOGIC_UNSIGNED包 CONV_INTEGER(A) STD_LOGIC_VECTOR 轉(zhuǎn)換成INTEGER VHDL屬性 VHDL沒有一般程序語言中的那些運算類標準函數(shù) ,取而代之的是多種能反映和影響硬件行為的屬性。 記錄（ RECODE） 類型 例： CONSTANT LEN： integer： =100； TYPE array logic IS ARRAY （ 99 downto 0） OF STD_LOGIC_VECTOR(7 DOWNTO 0) TYPE table IS RECORD a: array logic。 用戶自定義的數(shù)據(jù)類型 記錄 （ RECODE） 類型 將不同的數(shù)據(jù)類型放在一塊 ， 就是記錄類型數(shù)據(jù) 格式： TYPE 記錄類型名 IS RECORD 元素名：數(shù)據(jù)類型名； 元素名：數(shù)據(jù)類型名； ： ： END RECORD[記錄類型名 ]；
教學課件相關推薦
鄂ICP備17016276號-1