【正文】 （6）總線控制方式：包括突發(fā)工作、自動配置、總裁方式、邏輯方式、技術(shù)方式等。單總線結(jié)構(gòu)是將CPU、主存、I/O設(shè)備（通過I/O接口）都掛在一組總線上。顯然，動態(tài)流水線必是多功能流水線，而單功能流水線則必是靜態(tài)的。它可以是單功能的，也可以是多功能的。如浮點加法或乘法流水線。2. 超標量和動態(tài)流水線的基本概念(1) 超標量在超標量的處理器結(jié)構(gòu)中，整數(shù)和浮點數(shù)運算、裝入、存儲以及條件轉(zhuǎn)移等普通操作指令可以同時啟動并獨立執(zhí)行。（3）流水線性能流水線的性能通常用吞吐率、加速比和效率3項指標來衡量。指令六級流水時序（2）影響流水線性能的因素在流水線中會出現(xiàn)三種相關(guān)，影響流水線的暢通流動，這三種相關(guān)是結(jié)構(gòu)相關(guān)、數(shù)據(jù)相關(guān)和控制相關(guān)。方法是：指令取指完成后，不等該指令執(zhí)行完畢即可取下一條指令。2增量與下址字段結(jié)合產(chǎn)生后繼微地址 將微指令的下址字段分成兩部分：轉(zhuǎn)移控制字段BCF和轉(zhuǎn)移地址字段BAF，當微程序?qū)崿F(xiàn)轉(zhuǎn)移時，將BAF送181。 （3）微地址的形成方式1）微程序入口地址的形成1一級轉(zhuǎn)移方式 當操作碼的位數(shù)與位置固定時，可直接使操作碼與入口地址的部分位對應。如果有若干個（一組）微命令，在每次選擇使用它們的微周期內(nèi)，只有一個微命令起作用，那么這若干個微命令是互斥的。微程序：計算機的程序由指令序列構(gòu)成，而計算機每條指令的功能均由微指令序列解釋完成，這些微指令序列的集合就叫做微程序。PC→AB等就是微命令。實現(xiàn)這些微操作的控制命令就是微命令。OP2cy2+… =（加法指令cy2+… 設(shè)機器有7位操作碼（OP0～OP6），假設(shè)加法指令的操作碼為0001100，形成的加法指令信號的邏輯表達式為： 加法指令= OP0OP1OP2OP3OP4OP5OP6如，某機器128條指令，用7位操作碼（OP0～OP6），如果其中有16條算術(shù)邏輯運算指令，可以將這些指令的3位操作碼都設(shè)計相同的編碼，如OP0OP1OP2= 001，而其他位OP3～OP6編碼表示16個不同的指令。cy2 ；運算結(jié)果送地址總線例如，“+”操作控制信號在加法指令的cy2（計算有效地址）和cy4（操作數(shù)相加）時需要；減法指令的cy2（計算有效地址）時需要；轉(zhuǎn)移指令的cy2（計算有效地址）時需要；…。cy2 ；送通用寄存器地址 (rs1)→ALU=加法指令將所有的機器周期的操作控制信號的邏輯表達式全部寫出來，就會得到各個操作控制信號的所有表達式，再將這些表達式安每個操作控制信號組合起來，就得到某個操作控制信號的表達式。（1）時序與節(jié)拍每一步由一個機器周期來完成，假設(shè)采用4個機器周期，總之，需要4個不同的信號輸出，代表4個不同的周期。 控制器送出的控制信號：rs,rd→GR，（rs）→ALU，DR→ALU（兩個源操作數(shù)送ALU）；ALU→rd（運算結(jié)果送寄存器rd）（三） 數(shù)據(jù)通路的功能和基本結(jié)構(gòu)CPU的數(shù)據(jù)通路是連接CPU內(nèi)部各個部件以及和CPU外部個部件之間的數(shù)據(jù)和控制信號的連接關(guān)系圖，數(shù)據(jù)通路的基本結(jié)構(gòu)如下圖所示。 控制器發(fā)出的控制信號：rsl→GR，（rsl）→ALU，disp→ALU（將rsl的內(nèi)容與disp送ALU）；“+”（加法命令送ALU）；ALU→AR（有效地址送地址寄存器）。加法指令完成以下操作：（1）取指周期從存儲器取指令，送入指令寄存器，并進行操作碼譯碼（分析指令）。 根據(jù)每個機器周期完成的任務不同，我們將每個機器周期按照任務命名。指令在IR中一直保留到取下一條指令為止。一般是在取指周期后期（結(jié)束之前的很短時間內(nèi)）就可以完成。由于每條指令的功能不一樣，因此執(zhí)行的時間也不同，指令周期長短不一樣。一般最長的操作是訪問存儲器（讀/寫），這個時間也用于訪問外設(shè)接口（寄存器）?？紤]到所有的器件中（寄存器、存儲器）存儲器的速度最慢，因此，取最慢的器件工作時間（周期）作為整個工作的最長同步標準。啟停線路保證可靠地送出或封鎖時鐘脈沖，控制時序信號的發(fā)生或停止，從而啟動機器工作或使之停機。（4）數(shù)據(jù)緩沖寄存器（DR）用以暫存讀出或?qū)懭雰?nèi)存的數(shù)據(jù)。有兩種途徑來形成指令地址，其一是順序執(zhí)行的情況，通過程序計數(shù)器加“1”形成下一條指令地址（如存儲器按字節(jié)編址，而指令長度為4個字節(jié)，則加“4”）。（5）對異常情況和某些請求的處理當機器出現(xiàn)某些異常情況，諸如算術(shù)運算的溢出和數(shù)據(jù)傳送的奇偶錯等；或者某些外來請求，諸如磁盤上的成批數(shù)據(jù)需送存儲器或程序員從鍵盤送入命令等，此時由這些部件或設(shè)備發(fā)出： 1）“中斷請求”信號。CISCRISC指令系統(tǒng)指令數(shù)指令格式指令字長尋址方式可訪問指令各種指令使用頻率各種指令執(zhí)行時間復雜、龐大一般大于200一般大于4一般大于4不固定不加限制相差很大相差很大簡單、精簡一般小于100一般小于4一般小于4固定32位只有LOAD/STORE指令相差不大絕大多數(shù)在一個機器周期完成優(yōu)化編譯實現(xiàn)很難較容易程序源代碼長度較短較長控制邏輯實現(xiàn)方式絕大多數(shù)為微程序控制絕大多數(shù)為硬連線控制五、 中央處理器（CPU）（一） CPU的功能和基本結(jié)構(gòu)CPU主要是由運算器和控制器組成，由于運算器部分在第二部分介紹過，所以本節(jié)主要介紹控制器的組成和工作原理。（2）RISC的特點1）優(yōu)先選取使用頻率最高的一些簡單指令；2）指令長度固定；3）只有取數(shù)/存數(shù)指令（load/store）訪問內(nèi)存；4）CPU中的寄存器數(shù)量很多；5）大部分指令在一個或小于一個機器周期完成；6）硬布線控制邏輯為主，不用或少用微碼控制；7）一般用高級語言編程，特別重視編譯優(yōu)化，以減少程序執(zhí)行時間。 2．RISC（簡單指令集計算機）（1）RISC的產(chǎn)生1975年IBM公司開始研究指令的合理性問題，IBM的John cocke 提出了RISC的想法。（三） CISC和RISC的基本概念1．CISC（復雜指令集計算機）隨著VLSI技術(shù)的發(fā)展，計算機的硬件成本不斷下降，軟件成本不斷提高，使得人們熱衷于在指令系統(tǒng)中增加更多的指令和復雜的指令，來提高操作系統(tǒng)的效率，并盡量縮短指令系統(tǒng)與高級語言的語義差別，以便于高級語言的編譯和降低軟件成本。在程序與數(shù)據(jù)分區(qū)存放的情況下，不用相對尋址方式來確定操作數(shù)地址。 主要用于轉(zhuǎn)移指令，執(zhí)行本條指令后，將轉(zhuǎn)移到（PC）＋disp，（PC）為程序計數(shù)器的內(nèi)容。7）基址尋址在計算機中設(shè)置一個專用的基址寄存器，或由指令指定一個通用寄存器為基址寄存器。5）寄存器尋址計算機的中央處理器一般設(shè)置有一定數(shù)量的通用寄存器，用以存放操作數(shù)、操作數(shù)的地址或中間結(jié)果。通常用于給某一寄存器或存儲器單元賦初值或提供一個常數(shù)等。順序?qū)ぶ房梢酝ㄟ^程序計數(shù)器PC加1自動形成下一條指令的地址，跳躍尋址則通過轉(zhuǎn)移類指令實現(xiàn)，是通過對PC的運算得到新的下一條指令的地址。但是，若三地址指令僅需15條，兩地址指令需15條，一地址指令需15條，零地址指令需16條，共61條指令，應如何安排操作碼？顯然，只有4位基本操作碼是不夠的，必須將操作碼的長度向地址碼字段擴展才行。這是最常見的指令格式，兩個地址指出兩個源操作數(shù)地址，其中一個還是存放結(jié)果的目的地址。如加1，減1和移位等單操作數(shù)指令均采用這種格式，對這一地址所指定的操作數(shù)執(zhí)行相應的操作后，產(chǎn)生的結(jié)果又存回該地址中。（2）所需的操作數(shù)是默認的。操作碼（operation code）用來表示該指令所要完成的操作（如加、減、乘、除、數(shù)據(jù)傳送等），其長度取決于指令系統(tǒng)中的指令條數(shù)。 （2）操作數(shù)的地址。因為，每次訪存都要讀頁表，如果頁存放在主存中，就意味著訪存時間至少是兩次訪問主存的時間，這樣查表的代價大大。當表中該頁對應的裝入位為真時，表示該頁在主存中，可按主存地址問主存；如果裝入位為假時，表示該頁不在存儲器中，就產(chǎn)生頁失效中斷，需從外存調(diào)入頁。段表中的每個表目對應一個段，每個表目有一個指向該段的頁表起始地址及該段的控制保護信息。段的長度必須是頁長的整數(shù)倍，段的起點必須是某一頁的起點。段表本身也是一個段。它是一種模塊化的存儲管理方式，每個用戶程序模塊可分到一個段，該程序模塊只能訪問分配給該模塊的段所對應的主存空間。頁式管理用一個頁表，包括頁號、每頁在主存中起始位置、裝入位等。但是二者也是不同的。從程序員的角度看，外存被看作邏輯存儲空間，訪問的地址是一個邏輯地址(虛地址)，虛擬存儲器使存儲系統(tǒng)既具有相當于外存的容量又有接近于主存的訪問速度。 需設(shè)修改位增加Cache的復雜性 全寫法(寫直達法) 在寫操作時，將數(shù)據(jù)同時寫入Cache和主存 實現(xiàn)開銷小、簡單 為了寫中間結(jié)果浪費了不少時間 另外，當寫不命中時(也就是寫Cache塊時，這塊早被人替換出去而在Cache中找不到時)是不是要把這塊再取回Cache中，有兩個解決方法：u 不按寫分配法，就是直接寫到主存里，不再把該地址對應的塊調(diào)回Cache中。 近期最少使用法LRU 選擇近期最少訪問的頁作為被替換的頁 比較正確反映程序局部性，利用訪存的歷史信息，命中率較高 實現(xiàn)較復雜 優(yōu)化替換算法OPT 將未來近期不用的頁換出去 命中率最高，可作為衡量其他替換算法的標準 不現(xiàn)實，只是一種理想算法 5. Cache寫策略對Cache的寫操作，情況比讀操作要復雜一些。即替換算法。下圖中，Cache分成2q個組，q=cr，每組包含2c個塊。這種比較通常采用“按內(nèi)容尋址”的相聯(lián)存儲器來完成。（2）全相聯(lián)映象全相聯(lián)映象就是任何主存塊可映象到任何Cache塊的方式。 （1）直接映像直接映象就是將主存地址映象到Cache中的一個指定地址。下圖是Cache的基本結(jié)構(gòu)。首先是定位、然后是替換的問題。2. Cache的基本工作原理Cache通常由兩部分組成，塊表和快速存儲器。地址高位地址低位工作方式優(yōu)點缺點順序方式選擇模塊選擇字模塊單獨工作，串行存儲器結(jié)構(gòu)，連續(xù)地址位于同一模塊中擴容方便，模塊間故障隔離帶寬受限交叉方式選擇字選擇模塊模塊同時并行工作，并行存儲器結(jié)構(gòu)；連續(xù)地址分配在不同的模塊中提高了帶寬，提高了機器運行速度故障不能隔離，一個模塊出錯，程序就出錯（七） 高速緩沖存儲器（Cache）1. 程序訪問的局部性從大量的統(tǒng)計中得到的一個規(guī)律是，程序中對于存儲空間90%的訪問局限于存儲空間的10%的區(qū)域中，而另外10%的訪問則分布在存儲空間的其余90%的區(qū)域中。為解決此問題，設(shè)置標志。3．字位擴展 實際存儲器往往需要字向和位向同時擴充。位擴展的連接方式是將多片存儲器的地址、片選己、讀寫控制端R/W可相應并聯(lián)，數(shù)據(jù)端分別引出。（五） 主存儲器與CPU的連接1個存儲器的芯片的容量是有限的，它在字數(shù)或字長方面與實際存儲器的要求都有很大差距，所以需要在字向和位向進行擴充才能滿足需要。 其讀寫操作可按每個位或每個字節(jié)進行，類似SRAM，但每字節(jié)的寫入周期要幾毫秒，比SRAM長得多。掉電后不會影響其所存儲的內(nèi)容。2. 可編程序的只讀存儲器（PROM） PROM可由用戶根據(jù)自己的需要來確定ROM中的內(nèi)容，常見的熔絲式PROM是以熔絲的通和斷開來表示所存的信息為“1”或“0”。（四） 只讀存儲器前面介紹的DRAM和SRAM均為可任意讀／寫的隨機存儲器，當?shù)綦姇r，所存儲的內(nèi)容消失，所以是易失性存儲器。這樣，每經(jīng)過n個系統(tǒng)周期時間，整個存儲器便全部刷新一遍逐行刷新。與靜態(tài)RAM相比，動態(tài)RAM具有集成度更高、功耗更低等特點，目前被各類計算機廣泛使用。2. DRAM存儲器的工作原理1）動態(tài)存儲單元常見的動態(tài)RAM存儲單元有三管式和單管式兩種，它們的共特點是靠電容存儲電荷的原理來寄存信息。SRAM普遍采用全地址線方式，即芯片地址管腳安排了內(nèi)部必要的全部行地址和列地址。上述三者的關(guān)系用下圖表示：存儲系統(tǒng)層次結(jié)構(gòu)（三） 半導體隨機存取存儲器1. SRAM存儲器的工作原理1）靜態(tài)存儲單元SRAM靜態(tài)存儲單元的每個存儲位需要四到六個晶體管組成。訪問寄存器無需高速緩存，也不需要運行總線周期，因此指令的執(zhí)行速度很快。16位單級先行進位加法器2. 算術(shù)邏輯單元ALU的功能和機構(gòu)ALU部件是運算器中的主要組成部分，又稱為多功能函數(shù)發(fā)生器，主要用于完成各種算術(shù)運算和邏輯運算。全加器中，輸入Ai 、Bi、Ci1，輸出：Si = Ai Bi Ci1+Ai Bi Ci1+Ai Bi Ci1+Ai Bi Ci1Ci = Ai Bi Ci1+Ai Bi Ci1+Ai Bi Ci1+Ai Bi Ci1 = Ai Bi + (Ai+Bi)Ci1進位產(chǎn)生函數(shù)：Gi = Ai Bi進位傳遞函數(shù)：Pi = Ai+BiCi = Gi + Pi Ci1C4 = G4 + P4G3 + P4P3G2 + P4P3P2G1 + P4P3P2P1C0并行進位加法器的運算速度很快，形成最高進位輸出的延遲時間很短，但是以增加硬件邏輯線路為代價。（四） 算術(shù)邏輯單元ALU1. 串行加法器和并行加法器（1）串行進位加法器并行加法器可以同時對數(shù)據(jù)的各位進行相加，一般用n個全加器來實現(xiàn)2個操作數(shù)的各位同時向加。當移掉的部分最高位為1時，在尾數(shù)的末尾加1，如果加1后又使得尾數(shù)溢出，則要再進行一次右規(guī)。當ΔE≠0時，將階碼小的尾數(shù)右移ΔE位，并將其階碼加上ΔE，使兩數(shù)的階碼值相等。() 為規(guī)格化數(shù) 符號位 255不等于0 NaN(非數(shù)值) 符號位 2550 無窮大 0 有了精確的表示，無窮大也明確表示。S(1位) E(8位) M(23位) N(共32位) 符號位 0 0 0 符號位 0