【正文】
END PROCESS。039。ENTITY mux21 IS PORT ( a , b ,s: IN STD_LOGIC 。生成器件: 鬧鐘報時系統(tǒng):模塊說明:由于clk的頻率為1024hz,所以可以定義一個std_logic_vector(9 downto 0),使它不停地從0000000000加到1111111111然后又返回0000000000,由于最低位在clk脈沖到來時從0變?yōu)?,然后又在下一個脈沖變回0,因此最低位的時鐘周期為clk的時鐘周期的兩倍,它的頻率就為clk頻率的確1/2即512hz。end block hring。 s1k=39。 when q=0101100101010110 else 39。 when q=0101100101010010 else 39。 hring : block begin s500=39。begin q(15 downto 12)=m1。 sig500,sig1k : out std_logic)。use 。 hz4=q(7)。 end process。event and clk=39。 hz1:out std_logic )。 hz512:out std_logic。use 。最后在進程中定義一個std_logic_vector(3 downto 0)類型的number變量,用來存放時、分、秒的高位或低位,然后將該數(shù)編碼成七段顯示碼,并賦給seg信號。 end if。end a。end case。 when0111=seg=0000111。 when0011=seg=1001111。end process。 elsif sel=010000then number=s(3 downto 0)。processbegin if sel =000001then number=m(3 downto 0)。 when101=sel=100000。when001=sel=000010。)thenq=q+1。signal q :std_logic_vector(2 downto 0)。end dtsm。 f :in std_logic_vector(7 downto 0)。use 。片一上的AD,片二上的AC接入同一與非門,再接到兩片的LD上。 end if。 else count=data。 else count=count。139。139。039。139。139。end lsentity ls160 is port ( data : in std_logic_vector(3 downto 0)。四.頂層圖及相關(guān)模塊說明: 1. 頂層圖:說明:程序下載后自動進入計時狀態(tài),sa,sb,sc可分別調(diào)時,分,秒。5. 使用quartusII ,并用層次化設(shè)計方法設(shè)計該電路。報時信號從ISP1032的PIN6