課程設(shè)計(jì)--多功能數(shù)字鐘電路設(shè)計(jì)-其他專業(yè)-wenkub.com
2025-01-15 02:01 本頁(yè)面
【正文】 這樣把圖放大或縮小，就可以看到秒分鐘小時(shí)的加 1 和進(jìn)位并發(fā)現(xiàn)其中的錯(cuò)誤。應(yīng)該找一個(gè)做完的人在一臺(tái)電腦上專門管理下載器，每個(gè)人下完回去改，改完再 回來(lái)下載，效率可以高一點(diǎn)。我下載的時(shí)候人很少，下載器幾個(gè)人用完全沒(méi)有問(wèn)題。做程序不應(yīng)該離開(kāi)文檔， 剛開(kāi)始設(shè)計(jì)時(shí)要有一個(gè)框圖表示你要見(jiàn)幾個(gè)模塊，每個(gè)模塊要用幾個(gè)端口，每個(gè)端口的名字是什么，代表什么意思。如果上過(guò)理論課的話，至少大家都會(huì)知道怎么開(kāi)始，怎么結(jié)束。 if 結(jié)構(gòu)時(shí)要先分清優(yōu)先級(jí)。 。復(fù)雜的程序編起來(lái)很困難，運(yùn)行也不容易，程序能編的簡(jiǎn)單就不要編的太復(fù)雜。 （三） verilog HDL 總結(jié) ，多總結(jié)。 (10219): Verilog HDL error at (37): data type of lefthand side of Continuous Assignment is shis, but must be type 原因： assign 語(yǔ)句中 =號(hào)左端的不能是 reg 類型，如果左端是端口的話，不要給它定義其他類型。加上后就可以了。 (10170): Verilog HDL syntax error at (15) near text =。把 led 定義為 reg 類型即可。從新打開(kāi)工程即可。之后我把控制數(shù)碼管位置的變量重新賦值解決了這一問(wèn)題。位置控制的變量從 0 開(kāi)始每運(yùn)行 1 次加 1 到 7，再加 1 到 0，數(shù)碼管輸出相應(yīng)的值。增加了限制條件后一切正常。這時(shí)候就可以進(jìn)行仿真了，我把分頻器、控制器、計(jì)數(shù)器在頂層文件連接好進(jìn)行仿真。 前三步的實(shí)現(xiàn)是采用嵌套 if 語(yǔ)句，最后一個(gè)功能是并列 if 語(yǔ)句。 s1 按下，小時(shí)加 1。 ，如果分鐘數(shù)小于 59，分鐘數(shù)加 1。計(jì)數(shù)器是最難編的一個(gè)程序，因?yàn)橛?jì)數(shù)器才是真正起作用的部分。 解決方案 :不管他 ,沒(méi)什么影響。 解決方案 :如果這種情況是故意的 ,無(wú)須理會(huì) ,如果非故意 ,輸入邏輯驅(qū)動(dòng)。 如果你的設(shè)計(jì)中這些端口就是這樣用的 ,那便可以不理會(huì)這些 warning pins as undefined clocks and/or memory enables 原因 :是你作為時(shí)鐘的 PIN 沒(méi)有約束信息 .可以對(duì)相應(yīng)的 PIN 做一下設(shè)定就行了。而默認(rèn)為 32位 , 要將位數(shù)裁定到合適的大小。分頻程序一個(gè)是輸出 1赫茲，一個(gè)是輸出 1千赫茲，另一個(gè)是輸出 2赫茲。 endcase wei=wei+1。d9:leds1=739。 439。b1111101。d5:leds1=739。 439。b1011011。d1:leds1=739。 //當(dāng) wei為 7 時(shí)，加 1，第 0 號(hào)數(shù)碼管顯示秒的個(gè)位 case(a) 439。 default:leds1=739。b1100110。d3:leds1=739。 439。b0111111。wei=wei+1。b1111110。 439。b0000111。d6:leds1=739。 439。b1001111。d2:leds1=739。 439。 end else if(wei==2) begin a=ming。b1101101。d4:leds1=739。 439。b0000110。d0:leds1=739。b1000000。 default:leds1=739。b1111111。d7:leds1=739。 439。b1100110。d3:leds1=739。 439。b0111111。 endcase wei=wei+1。d2:leds1=739。 439。 //中間變量 always(posedge clkout2) begin if(wei==6) begin a=shis。//leds1 為數(shù)碼管 reg[6:0] leds1。 //分鐘的十位 input[3:0] ming。 input clkout2。（ ming加 1 或進(jìn)位） 08 級(jí)自動(dòng)化專業(yè)數(shù)字電子技術(shù)課程設(shè)計(jì)報(bào)告 第 16 頁(yè) S8 起作用： 圖 15 s8 起作用仿真截圖 說(shuō)明： s8 為 0 時(shí)， reset 為 0， 其余均為 0（除輸入外）。運(yùn)行一段時(shí)間之后先讓 ss1 加 1，再讓 ss2 加 1， clkout1 始終有輸入。//將分鐘的十位賦給 mins assign ming=min%10。sec60) t1=1。end//若 sec 不為 59， sec 加 1，令 t1 為 0 if(min==59amp。//若等于 22,歸 0 else shi=shi+1。end //執(zhí)行復(fù)位功能 else if(sec==59) begin sec=sec+5。 end// s2 為 0 和 min 等于 60 時(shí)，分鐘變 0 if(reset==0) begin shi=0。//s2 為 0 和 min 小于 60 時(shí)，分鐘加 1 if(ss2==0amp。shi==24) shi=0。amp。//秒的個(gè)位 output t1。//小時(shí)的個(gè)位 output[2:0] mins。 module jishu(clkout1,ss1,ss2,reset,shis,shig,mins,ming,secs,secg,t1)。同時(shí)判斷 reset 是否 為 0，若為 0，全部歸 0。 器設(shè)計(jì)方案 計(jì)數(shù)器輸出端口 shis 表示小時(shí)的十位， shig表示小時(shí)的各位， mins 表示分鐘的十位，ming表示分鐘的個(gè)位。else if(t1==0) led=0。 always(posedge clkout1) begin reset=s8。 源程序： module kongzhi(clkout1,clkout3,s1,s2,s8,t1,led,ss1,ss2,reset)。 //50000 分頻 end endmodule //仿真時(shí)， 改 clkout1 為 12 分頻， clkout2 為 2 頻 ， clkout1 為 6 分頻 //下載時(shí)，由于 clk 為 50MHz， 改 clkout1 為 50000000 分頻，輸出 1 赫茲， clkout2 為 50000分頻，輸出 1 千赫茲 ， clkout3 為 5000000 分頻，輸出 2 赫茲 08 級(jí)自動(dòng)化專業(yè)數(shù)字電子技術(shù)課程設(shè)計(jì)報(bào)告 第 6 頁(yè) 分頻器仿真源文件： 圖 5 分頻器仿真源文件 仿真輸出文件： 圖 6 頻器仿真輸出文件 設(shè)計(jì)方案 控制器輸入端口 t1用于控制燈閃爍，輸出端口 led 接小燈， ss ss reset分別儲(chǔ)存 ss s8 的值并將其傳給計(jì)數(shù)器 設(shè)計(jì)思路： ss ss reset 儲(chǔ)存 s s s8 的值傳給計(jì)數(shù)器執(zhí)行其他功能。 clk
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1