【正文】 圖42 綜合工具得到的系統(tǒng)所占用的芯片資源情況8總結(jié)本文首先提出了2發(fā)3收MIMOMC一CDMA基帶系統(tǒng)的系統(tǒng)聯(lián)合調(diào)試方案框架，使用硬件仿真MIMO信道模塊來實(shí)現(xiàn)發(fā)射機(jī)和接收機(jī)的連接，設(shè)計(jì)了跨六個(gè)時(shí)鐘域的系統(tǒng)時(shí)鐘管理單元來實(shí)現(xiàn)各個(gè)模塊之間的時(shí)鐘同步，并詳細(xì)介紹了時(shí)鐘管理單元的設(shè)計(jì)實(shí)現(xiàn)方法與功能仿真結(jié)梁。 II 2C70。仿真結(jié)果表明，硬件系統(tǒng)的定點(diǎn)運(yùn)算帶來的性能損失很小。仿真條件設(shè)定為：?jiǎn)挝槐忍匦旁氡菶bNo=4,系統(tǒng)帶寬B=20MHz,OVSF擴(kuò)頻碼字號(hào)K=31，采用ch=2時(shí)的信道參數(shù)組模擬信道，長(zhǎng)信源隨機(jī)信號(hào)的長(zhǎng)度為L(zhǎng)=T*len=2000*15=30000，單用戶，AWGN信道。時(shí)鐘輸入信號(hào)CLKIN由DE2開發(fā)版上的品振產(chǎn)生，RST接地即可，為了調(diào)試方便，RST接開發(fā)板的復(fù)位信號(hào)，調(diào)試時(shí)需要常按開發(fā)板上的Reset按鈕．圖35 系統(tǒng)時(shí)鐘產(chǎn)生結(jié)構(gòu)模塊圖36是本系統(tǒng)設(shè)計(jì)的時(shí)鐘管理模塊的Modelsim功能仿真結(jié)果，從圖中可以看出，輸出鎖存穩(wěn)定之后，分別得到了輸入時(shí)鐘的2倍頻、2分頻、4分頻、3悶分頻、8分頻和16分頻時(shí)鐘，從而驗(yàn)證了該時(shí)鐘模塊滿足了系統(tǒng)的時(shí)鐘要求．圖36 本系統(tǒng)設(shè)計(jì)的時(shí)鐘管理模塊的Modelsim功能仿真結(jié)果圖37為按照?qǐng)D34的設(shè)計(jì)方案搭建的MC一CDMA基帶系統(tǒng)驗(yàn)證的結(jié)構(gòu)模塊圖．systcm_DCM模塊用于產(chǎn)生系統(tǒng)時(shí)鐘，transmite。在系統(tǒng)發(fā)射機(jī)與接收機(jī)連接起來下載到芯片上進(jìn)行板級(jí)調(diào)試時(shí)，為了避免時(shí)鐘引起的沖突，發(fā)射機(jī)與接收機(jī)共用一個(gè)時(shí)鐘管理模塊。在這8位中，1位符號(hào)位，中預(yù)設(shè)的信道參數(shù)的值，其中2位整數(shù)位，5位小數(shù)位。圖34 系統(tǒng)聯(lián)合調(diào)試的結(jié)構(gòu)框圖由于木文所設(shè)計(jì)系統(tǒng)的發(fā)射機(jī)與接收機(jī)所處理的信號(hào)均為數(shù)字基帶信號(hào)，不具備在實(shí)際信道環(huán)境中進(jìn)行測(cè)試的條件，所以本文設(shè)計(jì)了簡(jiǎn)易的硬件仿真的方法來模擬仿真MIMO信道模型，來達(dá)到實(shí)現(xiàn)將發(fā)射機(jī)模塊與接收機(jī)模塊進(jìn)行聯(lián)合調(diào)試的目的。其次本章對(duì)頻域合并模塊、FIFO模塊和排序及并串轉(zhuǎn)換等模塊的FPGA實(shí)現(xiàn)做了簡(jiǎn)要說明，總結(jié)了接收機(jī)設(shè)計(jì)中涉及到的基本運(yùn)算的設(shè)計(jì)方法。因?yàn)閷?duì)運(yùn)算過程中所涉及的乘法和復(fù)乘運(yùn)算進(jìn)行了簡(jiǎn)化，并盡可能有效的利用片內(nèi)的定值模塊，極大地減少了資源消耗量。首先對(duì)FFT變換，檢測(cè)等各功能模塊分別進(jìn)行仿真驗(yàn)證其性能，確保各子功能模塊功能正確之后，搭建接收機(jī)實(shí)現(xiàn)模塊。本章最后給出了使用SynPlify綜合整個(gè)發(fā)射機(jī)基帶系統(tǒng)的RTL結(jié)構(gòu)圖和資源消耗情況表，在較少的資源消耗的情況下設(shè)計(jì)與實(shí)現(xiàn)，完成了2發(fā)3收MIMOMC一CDMA基帶系統(tǒng)發(fā)射機(jī)的FPGA設(shè)計(jì)與實(shí)現(xiàn)。通用調(diào)制解調(diào)器支持QPSK、16QAM和64QAM三種調(diào)制方式，本文分別介紹了調(diào)制方式調(diào)制解調(diào)的基本原理，說明了本文設(shè)計(jì)實(shí)現(xiàn)中所采用的星座映射規(guī)則與解調(diào)器的符號(hào)判決方法，并給出了各種調(diào)制方式RTL編碼模塊的耗的情況下，完成了2發(fā)3收VBLASTMIMOMC一CDMA基帶系統(tǒng)發(fā)射機(jī)的FPGA設(shè)計(jì)與實(shí)現(xiàn)。圖29 2*3 MCCDMA發(fā)射機(jī)基帶系統(tǒng)的RTL結(jié)構(gòu)圖 Quartus II 。將其擴(kuò)展為小數(shù)位數(shù)為5位的16位數(shù)據(jù)作為FFT模塊的輸入，得到22位的FFT輸出結(jié)果如圖所示。IFFT模塊的資源消耗情況，從綜合報(bào)告中可以得到，其最大執(zhí)行速度可以達(dá)到268Mz。FFT/IFFT運(yùn)算單元是基于Altera公司的altera Megacore IP核實(shí)現(xiàn)的。參考Altera公司FFTIP核的數(shù)據(jù)手冊(cè)，并同過對(duì)IP核進(jìn)行實(shí)際測(cè)試可知，有效數(shù)據(jù)要延遲于START信號(hào)4個(gè)時(shí)鐘周期輸入。其中的序列分解可以從時(shí)域和頻域進(jìn)行，分別稱為時(shí)間抽選法和頻率抽選法。h000l｝時(shí)，按照上述原則頻域擴(kuò)頻之后的功能仿真結(jié)果，可以驗(yàn)證該擴(kuò)頻模塊的正確性。為高電平時(shí)的輸出為有效數(shù)據(jù)輸出。而比較簡(jiǎn)單的產(chǎn)生OVSI矛碼的方法已存在，所以我們可以用產(chǎn)生OvSF碼的方法來代替Walsh碼。Hadamard變換定義如F:這種變換帶給我們一個(gè)Hadamard矩陣，其中對(duì)于n=239。課題中選取Wa1Sh一llad、m。整個(gè)MC一CDMA模塊的最高工作頻率可以達(dá)到175MHz。進(jìn)入MC一CDMA調(diào)制器的數(shù)據(jù)符號(hào)首先經(jīng)過N次復(fù)制，本文系統(tǒng)中N=32,Copy32子程序模塊即用于實(shí)現(xiàn)多載波調(diào)制中的符號(hào)復(fù)制功能。從圖中可以看到，調(diào)制器與解調(diào)器結(jié)構(gòu)上相對(duì)應(yīng)的各個(gè)模塊之間，在功能上是相反的逆過程，下面詳細(xì)介紹各模塊的具體設(shè)計(jì)實(shí)現(xiàn)方法。根據(jù)MC一CDMA調(diào)制解調(diào)的基本原理，在本文的方案設(shè)計(jì)中將其調(diào)制過程劃分為符號(hào)復(fù)制，頻域擴(kuò)頻，載波調(diào)制三個(gè)功能模塊，解調(diào)過程劃分為載波解調(diào)，解擴(kuò)和頻域合并三個(gè)功能模塊。信號(hào)yout為映射的符號(hào)碼字，信號(hào)dataout為經(jīng)過并串變換之后的串行比特流輸出，信號(hào)dv為解調(diào)輸出信號(hào)有效的指示信號(hào)。圖19 64QAM解調(diào)3,4,5,6比特的判定RTL編碼流程分別在四個(gè)象限內(nèi)各取兩個(gè)觀察值，對(duì)該64QAM解調(diào)模塊進(jìn)行功能驗(yàn)證。若虛部為正，則第2個(gè)比特為O，臺(tái)則第2個(gè)比特為1。圖17 整個(gè)64QAM逆映射設(shè)計(jì)實(shí)現(xiàn)的RTL編碼流程從圖17中可以看出，定時(shí)等待、取實(shí)部和虛部的符號(hào)與計(jì)算實(shí)部、虛部的絕對(duì)值的RTL代碼是并行執(zhí)行的，這也是verilog硬件描述語(yǔ)言的主要特點(diǎn)之一。當(dāng)該逆映射模塊接收到一個(gè)觀察值，首先取出該觀察值的實(shí)部、虛部的符號(hào)，并計(jì)算該觀察值的實(shí)部、虛部的絕對(duì)值大小。與16QAM不同，64QAM的星座圖點(diǎn)數(shù)較多，即使采用上節(jié)所述16QAM的不完全的最大似然方法，運(yùn)算復(fù)雜度和消耗的片上資源也比較多，所以對(duì)于64QAM的電平判決，通過根據(jù)倒推64QAM的星座映射規(guī)則，分別由觀察值的象限和實(shí)部、虛部的幅度值來判斷該映射符號(hào)在星座圖上的位置。lk的作用下輸入，經(jīng)過串并變換和符號(hào)映射映射為數(shù)據(jù)符號(hào)在輸出時(shí)鐘clk6下輸出，時(shí)鐘clk6是時(shí)鐘clk的六分頻，這兩個(gè)時(shí)鐘都由系統(tǒng)的時(shí)鐘分頻模塊產(chǎn)生。星座點(diǎn)映射關(guān)系如表5所示。表4 16QAM解調(diào)模塊的功能驗(yàn)證數(shù)據(jù)如表4所示，分別在四個(gè)象限內(nèi)各取一個(gè)觀察值，對(duì)該解調(diào)模塊進(jìn)行功能驗(yàn)證，得到的仿真結(jié)果如圖13所示。如圖12所示，首先判斷觀察值所屬的象限，之后在所確定的象限內(nèi)再利用最大似然的方法，逐一計(jì)算該觀察值與該象限內(nèi)4個(gè)映射點(diǎn)的歐式距離，調(diào)用排序模塊來計(jì)算此4個(gè)距離中的最小值，確定與觀察值踐離最近的星座點(diǎn)，與圖9的星座圖相對(duì)應(yīng)，該點(diǎn)的碼字即為該觀察值的符號(hào)判決結(jié)果。Clk是比特流輸入時(shí)鐘，clk4是調(diào)制符號(hào)輸出時(shí)鐘，Q兩路的符號(hào)映列結(jié)果組合為個(gè)16位的信號(hào)y0ut輸出，與圖10的星座映射圖對(duì)照可知該16QAM調(diào)制模塊仿真結(jié)果的正確性。根據(jù)表3中的星座點(diǎn)映射關(guān)系，得到16QAM映射星座圖如圖10所示。圖9 QPSK解調(diào)模塊的功能仿真結(jié)果3 16QAM調(diào)制解調(diào)的FPGA實(shí)現(xiàn) 16QAM調(diào)制的設(shè)計(jì)實(shí)現(xiàn)因?yàn)榫匦蜵AM信號(hào)星座圖具有容易產(chǎn)生，容易解調(diào)且性能較好等特點(diǎn)，本系統(tǒng)中的QAM采用矩形星座圖的16QAM。圖8 QPSK映射星座圖。圖7 QPSK的相干解調(diào)的原理框圖 QPsK調(diào)制解調(diào)的FPGA實(shí)現(xiàn)本文設(shè)計(jì)的QPSK調(diào)制解調(diào)實(shí)現(xiàn)方案采用表2所示的符號(hào)映射規(guī)則。之后對(duì)兩路信號(hào)分別用正交載波調(diào)制，合成為PS信號(hào)。2調(diào)制解調(diào)基本原理 調(diào)制解調(diào)原理數(shù)字相移健控調(diào)制(MPSK)技術(shù)是一類性能優(yōu)良的調(diào)制方式，M值越大，頻率利用率就越高。在自適應(yīng)調(diào)制系統(tǒng)中，一般使用戶在理想信道條件下用較高階的調(diào)制方式，而在不太理想的信道條件下則用較低階的調(diào)制方式[28]，或者在用戶數(shù)較少時(shí)采用較高階的調(diào)制方式，而在用戶數(shù)較多時(shí)則用較低階的調(diào)制方式[29]，來保證通信的可靠性和系統(tǒng)資源的有效利用。圖4 信源信號(hào)產(chǎn)生模塊的功能仿真結(jié)果。程序中設(shè)定了4種寄存器初值，SEL信號(hào)用于選擇不同的寄存器初值。圖2發(fā)射機(jī)FPGA實(shí)現(xiàn)的函數(shù)調(diào)用流程圖此處所述的信源與實(shí)際所說的信源有一定差距，其主要功能是利用線性移位寄存器網(wǎng)絡(luò)產(chǎn)生的偽隨機(jī)序列信號(hào)作為數(shù)據(jù)信號(hào)。為了解決跨時(shí)鐘域的問題，本系統(tǒng)中利用Altera的時(shí)鐘管理模塊設(shè)計(jì)了本系統(tǒng)所需要的時(shí)鐘控制模塊，生成各功能模塊所需的時(shí)鐘。vBLAsT編碼模塊:vblastZ_3()功能是將前端模塊送來的串行