adda原理及主要技術(shù)指標(biāo)-wenkub.com
2025-01-04 11:26 本頁面
【正文】 到此為止，我們討論了相對簡單的存儲器和邏輯芯片的測試技術(shù)，也介紹了復(fù)雜混合信號芯片的特殊測試要求。這種失真是由待測芯片的非線性度而引起的。使用數(shù)字信號處理算法提取其中的總諧波失真信息。再用數(shù)字信號處理算法提取其中的 SNR 信息。最長的穩(wěn)定時間就是最大轉(zhuǎn)換速率。這種失真是由待測芯片的非線性度而引起的。在這個比值計算中，基波分量是分母而不是分子。 DAC 的輸出經(jīng)過濾波濾除基波分量以及所有諧波分量后剩下部分就是噪聲。一個 14 位的 ADC 可能被說明為 ”無丟碼位數(shù)為 12(no missing codes to 12 bits)”，這就表明此 ADC 在輸入變化時， 其輸出端的低兩位代碼 不會發(fā)生變化 ，而只是其它的高 12 位代碼能發(fā)生變化。理想情況下，模擬輸入變化一個 LSB 值，將引起輸出端變化一個代碼。計算方法：輸出第一個代碼發(fā)生變化時 ADC 的實際輸入模擬值減去 1/2 個最小有效位 (LSB)大小再減去理想的 0 代碼輸入模擬值。 精度 (accuracy)是指 DAC 的輸出與理想情況的偏差，包括了所有以上的這些錯誤，有時用百分比來表示。 整體非線性度 (INL)是指對一個輸入代碼所有非線性度的累計。 差分非線性度 (DNL)用于測量小信號非線性誤差。也可以用 D/A 轉(zhuǎn)換器能夠分辨出來的 最小電壓與最大電壓之比 給 出分辨率。近年來轉(zhuǎn)換器產(chǎn)品已達到數(shù)千種 ADC 和 DAC 的市場呈穩(wěn)步增長的發(fā)展趨勢它們在現(xiàn)代軍用和民用電子系統(tǒng)中均顯示出其重要性。圖形顯示系統(tǒng)包括失量掃描和光柵掃描。同時用戶不僅要考慮到 ADC 本身的工藝和電路結(jié)構(gòu)而且還應(yīng)考慮到ADC 的外圍電路如相應(yīng)的信號調(diào)理電路等模擬電路的設(shè)計。對高速 ADC 和 DAC 的發(fā)展策略是在性能不受影響的前提下盡量提高集成度為最終用戶提供產(chǎn)品的解決方案。 4）線性度在理想情況下 DAC 的數(shù)字輸入量作等量增加時其模擬輸出電壓也應(yīng)作等量增加但是實際輸出往往有偏離。 2）建立時間是將一個數(shù)字量轉(zhuǎn)換為穩(wěn)定模擬信號所需的時間也可以認為是轉(zhuǎn)換時間。積分型 AD 的轉(zhuǎn)換時間是毫秒級屬低速 AD 逐次比較型 AD 是微秒級屬中速 AD 全并行 /串并行型 AD 可達到納秒級。 2 ADC 的精度決定于量化誤差及系統(tǒng)內(nèi)其他誤差之總和。乘算型 DAC 一般不僅可以進行乘法運算而且可以作為使輸入信號數(shù)字化地衰減的衰減器及對輸入信號進行調(diào)制的調(diào)制器使用。 2）電流輸出型 (如 THS5661A ) 。電流型 DAC 有權(quán)電流型電阻網(wǎng)絡(luò)和倒 T 型電阻網(wǎng)絡(luò)等。大多數(shù) DAC 由電阻陣列和 n 個電流 開關(guān) (或電壓開關(guān) )構(gòu)成。其原理是首先將輸入的模擬信號轉(zhuǎn)換成頻率然后用計數(shù)器將頻率轉(zhuǎn)換成數(shù)字量。假如用電容陣列取代電阻陣列可以用低廉成本制成高精度單片 AD 轉(zhuǎn)換器。 ΣΔ 型 ADC 的電路結(jié)構(gòu)是由非常簡單的模擬電路和十分復(fù)雜的數(shù)字信號處理電路構(gòu)成。由于轉(zhuǎn)換速率極高 n 位的轉(zhuǎn)換需要 2n 1個比較器因此電路規(guī)模也極大價格也高只適用于視頻 AD 轉(zhuǎn)換器等速度非凡高的領(lǐng)域。其電路規(guī)模屬于中等。 雙積分是一種常用的
公司管理相關(guān)推薦
鄂ICP備17016276號-1