【正文】 IC設(shè)計的主要特點 。當芯片處于正常模式時，組合電路的反饋輸出作為時序元件的輸入，移位寄存器不工作；當芯片處于測試模式時，組合電路的反饋輸出與時序元件的連接斷開，可以從掃描輸入端向時序元件輸入信號，并可以將時序元件的輸出移出進行觀察 組合邏輯 移位寄存器 (掃描路徑 ) 輸出 輸入 模式 選擇 時鐘 掃描 進 掃描 出 反饋 輸入 反饋 輸出 1. 測試模式，掃描途徑是否正確； 2. 測試序列移入移位寄存器，穩(wěn)定后組合電路輸入，與反饋輸入一起通過組合邏輯，觀察組合邏輯的輸出，與期望值比較； 3. 正常工作模式，組合電路的反饋輸出送入時序元件；將電路轉(zhuǎn)為測試模式把時序元件中的內(nèi)容移出，也與期望值比較，與上述組合邏輯的輸出一起用來檢查芯片的功能 測試序列用確定性算法自動生成 ? 掃描途徑測試技術(shù)存在的問題 ? 需要增加控制電路數(shù)量和外部引腳，需要將分散的時序元件連在一起，導(dǎo)致芯片面積增加和速度降低； ? 串行輸出結(jié)果，測試時間較長。采用不規(guī)則的晶體管位置實現(xiàn)一定的邏輯，但晶體管可能的位置是規(guī)則的 舉例： 盡量采用“或非”門 baabO ??1babaO ??2nn xxxxxxxxO ???????? ???? 321321時鐘 2 O 2 O 1 時鐘 1 a b V DD V DD PMOS管 NMOS管 可編程陣列邏輯 (PAL) 和通用陣列邏輯 (GAL) ?PAL： 固定或矩陣 （ 八個輸入端即可滿足邏輯組合要求 ） ， 可編與矩陣 （ 輸入項可增多 ） ? 結(jié)構(gòu)簡化 、 工藝簡單 ? 現(xiàn)場編程 ? 不同輸出結(jié)構(gòu)選用不同的 PAL器件 ?GAL： 固定或矩陣： 浮柵工藝： 控制柵上施加足夠高的電壓且漏端接地時，浮柵上將存儲負電荷，當控制柵接地而漏端加適當?shù)恼妷簳r，浮柵將放電，實現(xiàn)了電編程；具有不揮發(fā)性，掉電后不用重新編程 ? 提高可編程速度和器件速度 ? 電擦寫，可重復(fù)編程，不需要窗口式的封裝 ? 輸出邏輯單元有一些考慮：可編程可重新配置 ? 具有安全保護單元 ? 編程方式：現(xiàn)場編程 ? PAL 和 GAL的器件密度較低，幾百門 ?近年來出現(xiàn)高密度可編程邏輯器件 HDPLD、 系統(tǒng)內(nèi)編程邏輯器件 ISPLD Lattice的 pLSI1000,2022,3000系列， 14000門 ? HDPLD： ? 集總布線區(qū)（ GRP： global routing pool）： 用于內(nèi)部邏輯連接 ? 四周通用邏輯塊（ GLB）、 輸出布線區(qū)（ ORP： GLB輸出與管腳之間互連）輸入總線 IB ? 可實現(xiàn)高速控制器等， DSP、 數(shù)據(jù)加密等子系統(tǒng) ?系統(tǒng)內(nèi)編程邏輯器件 ISPLD（ in systemprogrammable logic device ）： 帶串行接口及使能端（用作串口或正常信號端） 串行口：數(shù)據(jù)輸入、數(shù)據(jù)輸出、時鐘、模式選擇 ? 具有 GAL和 HDPLD的可編程、再配置功能 ? 可編程、再配置在系統(tǒng)內(nèi)或 PCB板上進行 ? 消除管腳多次彎曲 ? 易于進行電路版級測試 ? 一塊電路板有不同功能：硬件軟件化 現(xiàn)場可編程門陣列 (FPGA) （ 邏輯單元陣列） ?集成度高，使用靈活，引腳數(shù)多 (可多達 100多條 )，可以實現(xiàn)更為復(fù)雜的邏輯功能 ? 不是與或結(jié)構(gòu)，以可配置邏輯功能塊（ configurable logic block） 排成陣列，功能塊間為互連區(qū)，輸入 /輸出功能塊 IOB ?可編程的內(nèi)部連線：特殊設(shè)計的通導(dǎo)晶體管和可編程的開關(guān)矩陣 ? CLB、 IOB的配置及內(nèi)連編程通過存儲器單元陣列實現(xiàn) ?現(xiàn)場編程 ? XILINX： 用 SRAM存儲內(nèi)容控制互連：允許修改 配置程序 —— 存儲器單元陣列中各單元狀態(tài) ——控制 CLB的可選配置端、多路選擇端 控制 IOB的可選配置端 控制 通導(dǎo)晶體管的狀態(tài)和開關(guān)矩陣的連接關(guān)系 ? ACTEL： 可熔通的點，不可逆，易于保密 ?適用： 200塊以下的原型設(shè)計 ? PLD和 FPGA設(shè)計方法的特點 ? 現(xiàn)場編程： 功能 、 邏輯設(shè)計 網(wǎng)表 編程文件 PLD器件 ? 掩膜編程： PLA版圖自動生成系統(tǒng) ， 可以從網(wǎng)表直接得到掩膜版圖 ? 設(shè)計周期短 ， 設(shè)計效率高 ， 有些可多次擦除 ，適合新產(chǎn)品開發(fā) 編程軟件 硬件編程器 FPGA的轉(zhuǎn)換 ? FPGA轉(zhuǎn)換到門陣列，降低價錢 ? 網(wǎng)表轉(zhuǎn)換，用布局布線后提出的網(wǎng)表及庫單元映射 ? 時序一致性 ? 門陣列芯片的可測性（ FPGA母片經(jīng)過廠家嚴格測試） ? 管腳的兼容性 ? 多片 FPGA向單片門陣列轉(zhuǎn)換 布圖方法的比較 算法級 寄存器級門級邏輯網(wǎng)表/邏 輯圖電路圖符號圖版圖確定B B L單 元/ 標準單元子系統(tǒng)ABC 、DEG 、HDJ確定P L A圖 形確定布線F 、IA:全定制法，B:符號法 C:標準單元法D:積木塊法，E:門陣列法，F(xiàn):掩膜編程PLA法 G:現(xiàn)場編程PLA法 H:FPGA法 I:激光掃描陣列 J:硅編譯法 設(shè)計技術(shù) 全定制 符號圖 積木塊(B BL) 標準單元 掩膜編程PLA 門陣列 現(xiàn)場編程PLD 和FPGA 定制情況 全定制 全定制 定制 定制 定制 半定制 要求 IC 生產(chǎn)商提供 工藝文件及設(shè)計規(guī)則 工藝文件 BBL 單元庫 標準單元庫 PLA 單元庫 門單元庫 PLD 器件FPGA 器件 向 IC 生產(chǎn)商提供 版圖數(shù)據(jù) 符號版圖 邏輯網(wǎng)表及測試向量 邏輯網(wǎng)表及測試向量 邏輯網(wǎng)表及測試向量 邏輯網(wǎng)表及測試向量