[工學(xué)]第四章存儲器-wenkub.com
2024-12-04 23:59 本頁面
【正文】 解： 由式 ()可求得平均訪存周期 T=5ns［ 2 90%(90%)2］ +100ns (190%)2 =5ns +100ns = 由例 ，系統(tǒng)中有沒有Cache， CPU訪問內(nèi)存的速度有很大不同。 一般集成在 CPU中的 Cache和芯片 (卡匣 )內(nèi)置的 Cache具有同CPU內(nèi)核相同的工作頻率。 塊 0 Cache 塊 1 …… 塊 Cb1 塊 0 …… 塊 Cb1 主存 儲器 直接相聯(lián)映象方式 塊 Cb …… 塊 2Cb1 塊 MbCb …… 塊 Mb1 …… 區(qū) 0 區(qū) 1 區(qū) Me1 ? 地址變換過程 ?用主存地址中的塊號 B去訪問區(qū)號存儲器 ?把讀出來的區(qū)號與主存地址中的區(qū)號 E進(jìn)行比較 ?比較結(jié)果相等 , 且有效位為 1, 則 Cache命中 ?比較結(jié)果相等 , 有效位為 0, 表示 Cache中的這一塊已經(jīng)作廢 ?比較結(jié)果不相等 , 有效位為 0, 表示 Cache中的這一塊是空的 ?比較結(jié)果不相等 , 有效位為 1, 表示原來在 Cache中的這一塊是有用的 Cache讀寫問題 ? Cache讀，命中問題 ? Cache寫（保證 Cache 和內(nèi)存數(shù)據(jù)一致） 方法： 通寫（ WriteThrough） 寫 Cache時(shí)同時(shí)寫內(nèi)存，數(shù)據(jù)一致，速度慢 改進(jìn)通寫法（ Improved WriteThrough） 寫 Cache后緊接操作為讀，主存寫完成前， CPU開始讀（命中）；寫 Cache后緊接操作為寫，或?yàn)樽x（未命中） 需要在寫主存時(shí)插入等待周期 回寫法（ WriteBack）速度快，結(jié)構(gòu)復(fù)雜 Cache中任一頁，如存在期間發(fā)生過寫操作，該頁被覆蓋前必須將其內(nèi)容回寫對應(yīng)主存，如為改寫，則淘汰，不回寫 分級 Cache結(jié)構(gòu)與平均訪問周期估算 Pentium系列微處理器中都集成了 16KB～128KB的一級 Cache，同時(shí)芯片 (卡匣 )內(nèi)置或外置了 128KB～ 2MB不等的二級 Cache。 ?計(jì)算公式： b＝ B mod Cb，其中： b為 Cache的塊號， B是主存的塊號， Cb是 Cache的塊數(shù)。 ?Cache與主存儲器之間以塊為單位進(jìn)行數(shù)據(jù)交換。 ?CPU速度與主存速度相差很大（例如，一般的 DRAM的工作速度比 CPU慢 100倍以上。 N= (1K 8位 )247。當(dāng)采用線選法地址線不夠用，而又不需要全部存儲器空間的尋址能力時(shí)，可采用這種方法。 特點(diǎn)：不需要地址譯碼器，線路簡單，適用于連接存儲芯片較少的場合。 存儲器接口設(shè)計(jì) ?與ＣＰＵ三大總線正確連接 ?時(shí)序匹配 ?地址線的處理（高位地址線，低位地址線） ?片選控制的方法：線選法、局部譯碼法、全譯碼法（最常用） ?全譯碼可提供對全部存儲空間的尋址能力 例Ｐ １９９ CPU要實(shí)現(xiàn)對存儲單元的訪問，首先要選擇存儲芯片，即進(jìn)行片選；然后再從選中的芯片中依地址碼選擇出相應(yīng)的存儲單元，以進(jìn)行數(shù)據(jù)的存取，這稱為 字選 。 ?讀寫數(shù)據(jù)同時(shí)進(jìn)行刷新 ?只給出行信號線，無列信號線時(shí)只刷新，不讀寫，數(shù)據(jù)輸出為高阻態(tài)。 下表總結(jié) 4個(gè)控制信號的功能： DRAM的接口特性 刷新問題 DRAM利用場效應(yīng)晶體管柵極電容充放電狀態(tài)表示
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1