【導讀】的電能損耗供電的經濟性，供電質量。功率因數的補償措施一直為人們所重視。制高性能的功率因數裝置具有實際的社會，經濟效益。本文介紹了基于AT89C52控制的高精度低壓無功功率補償器。通過實驗監(jiān)測功率因素分析，該控制器具有對電網沖擊小，響應快，抗干擾能力強，精度高,可分相投切等優(yōu)點，適用于目前企業(yè)用戶進行無功功率補償。率因數達到調整和優(yōu)化，提高了電力系統(tǒng)的供電質量和經濟運行。

　　

【正文】 器或時鐘使用。然而，特別強調，在每次訪問外部數據存儲器時， ALE 脈沖將會跳過。 如果需要，通過將地址為 8EH 的 SFR 的第 0位置“ 1”， ALE 操作無效。這一位置“ 1”， ALE 僅在執(zhí)行 MOVX 或 MOVC 指令時有效。否則， ALE 將被微弱拉高。這個ALE 使能標志位的設置對微控制器處于外部執(zhí)行模式下無效。 PSEN ：外部程序儲存器選通信號（ PSEN ）是外部程序存儲器選通信號。當AT89C52 從外部程序存儲器執(zhí)行外部 代碼時， PSEN 在每個機器周期被激活兩次，而在訪問外部數據儲存器時， PSEN 將不被激活。 /EAVPP ： 訪問外部程序存儲器控制信號。為使能從 0000H— FFFFH的外部程序存儲器讀取指令， EA 端必須保持低電平（接地）。為了執(zhí)行內部程序指令， EA 應該接 VCC。 在 flash 編程期間， EA 也接受 12 伏 VPP 電壓。 XTA L1：振蕩器反相放大器及內部時鐘發(fā)生器的輸入端。 XTA L2： 振蕩器反相放大器的輸出端。 畢業(yè)設計（論文）說明書 17 存儲器結構 MCS51器件有單獨的程序存儲器和數據存儲器。外部程序存儲器 和數據存儲器都可以 64K 尋址。 1. 程序存儲器 如果 EA 引腳接地，程序讀取只從外部存儲器開始。 對于 89C52，如果 EA接 VCC，程序先從內部存儲器（地址為 0000H~1FFFFH）開始，接著從外部尋址，尋址范圍為： 2021H~FFFFH。 2. 數據存儲器 AT89C52 有 256 字節(jié) RAM。高 128 字節(jié)與特殊功能寄存器重疊。也就是說高 128字節(jié)與特殊功能寄存器有相同的地址，而物理上是分開的。當一條指令訪問高于 7FH的地址時，尋址方式決定 CPU 訪問高字節(jié) RAM 還是特殊功能寄存器空間。直接尋 址方式訪問特殊功能寄存器（ SFR）。 定時器 1. 定時器 0和定時器 1 在 AT89C52 中，定時器 0和定時器 1 都是 16位加法計數結構，分別由 TH0（地址 8CH）和 TL0（地址 8AH）及 TH1（地址 8DH）和 TL1（地址 8BH）兩個 8位計數器組成。這 4個計數器均屬于專用寄存器之列。每個定時器 /計數器都有定時和計數兩種功能。 2. 計數功能 所謂的計數功能是指對外部事件進行計數。外部事件的發(fā)生以輸入脈沖表示，因此計數功能的實質就是對外脈沖進行計數。 MCS51 系列的芯片有 T0（ ）和T1（ ）兩個信號引腳，分別就是這兩個計數器的計數輸入端。外部輸入的脈沖在負跳變時有效，進行計數器加 1。 計數方式下，單片機在每個機器周期的 S5P2拍節(jié)對外部計數脈沖進行采樣。如果前一個機器周期采樣為高電平，后一個機器周期采樣為低電平，即為一個有效計數脈沖。在下一個機器周期的 S3P1 進行計數。可見采樣計數脈沖是在 2個機器周期進行的。鑒于此，計數脈沖的頻率不能高于振蕩脈沖的頻率不能高于振蕩脈沖頻率的1/24。 3. 定時功能 定時器也是通過計數器的計數來實現的，不過此時的計數脈沖來自單片機的內部 ，即每個機器周期產生一個計數脈沖。也就是每個機器周期計數加 1。由于一個機器周期等于 12 個振蕩脈沖周期，因此計數頻率為振蕩頻率的 1/12。如果單片機采用 12MHz晶體，則計數頻率為 1MHz。即每微秒計數器加 1。這樣不但可以根據計數值計算出定時時間，也可以反過來按定時時間的要求計算出計數器的預置值。 4. 定時器 2 定時器 2是一個 16 位定時器 /計數器，它既可以作定時器，又可以做事件計數畢業(yè)設計（論文）說明書 18 器。其工作方式由特殊寄存器 T2CON中的 C/T2 位選擇（如表 2 所示）。定時器 2有三種工作模式：捕捉方式、自動重載（向上或 向下計數）和波特率發(fā)生器。如表 所示，工作模式由 T2CON 中的相關為選擇。定時器 2有 2個 8位寄存器： TH2和 TL2。在定時工作方式中，每個機器周期， TL2 寄存器都會加 1。由于一個機器周期由 12個晶振周期構成，因此，計數頻率就是晶振頻率的 1/12。 表 定時器 2工作模式 RCLK+TCLK CP/RL2 TR2 MODE 0 0 1 16位自動重載 0 1 1 16位捕捉 1 1 波特率發(fā)生器 0 不用 在計數工作方式下，寄存器在相關外部輸入角 T2發(fā)生 1至 0的下 降沿時增加 1。在這種方式下，每個機器周期的 S5P2 期間采樣外部輸入。一個周期采樣到高電平，而下一個周期采樣到低電平，計數器加 1。在檢測到跳變的這個周期的 S3P1期間，新的計數值出現在寄存器中。因為識別 1— 0的跳變需要 2 個機器周期（ 24 個晶振周期），所以，最大的計數頻率不高于晶振頻率的 1/24。為了確保給定的電平在采樣前采樣到一次，電平應該至少在一個完整的機器周期內保持不變。 表 T2MOD定時器 2控制寄存器 T2MOD地址： 0C9H 復位值： 00B T2OE DCEN 7 6 5 4 3 2 1 0 符號 功能 — 無定義，預留擴展 T2OE 定時器 2輸出允許位 DCEN 置 1后，定時器 2可配置向上或向下計數 中斷 AT89C52 有 6個中斷源：兩個外部中斷（ INT0和 INT1），三個定時中斷定時器 0、 2 和一個串行中斷。每個中斷源都可以通過置位或清除特殊寄存器 IE 中的相關中斷允許控制位分別使得中斷源有效或無效。 IE 還包括一個中斷總控制位 EA，它能禁止所有中斷。 如表 所示， 不可用的。對于 AT89S52， 位也是不能用的。用畢業(yè)設計（論文）說明書 19 戶軟件不應給這些位寫 1。它們?yōu)?AT89 系列新產品預留。 定時器 2可以被寄存器 T2CON中的 TF2 和 EXF2 的或邏輯觸發(fā)。程序進入中斷服務后，這些標志位都可以由硬件清 0。實際上，中斷服務程序必須判定是否是 TF2或 EXF2 激活中斷。標志位也必須由軟件清 0。 定時器 0和定時器 1標志位 TF0 和 TF1 在計數溢出的那個周期的 S5P2被置位。它們的值一直到下一個周期被電路捕捉下來。然而，定時器 2的標志位 TF2在計數溢出的那個周期被置位，在同一個周期被電路捕捉下來。 表 中斷允許控制位 符號 位地址 功能 EA 中斷允許控制位， EA=0，中斷總禁止； EA=1，各中斷由各自的控制位設定 預留 ET2 定時器 2中斷允許控制位 ES 串行口中斷允許控制位 ET1 定時器 1中斷允許控制位 EX1 外部中斷 1允許控制位 ET0 定時器 0中斷允許控制位 EX0 外部中斷 0允許控制位 晶振特性 AT89C52 單片機有一個用于構成內部振蕩器的反相放大 器， XTAL1和 XTAL2 分別是放大器的輸入、輸出端。石英晶體和陶瓷諧振器都可以用來一起構成自激振蕩器。從外部時鐘遠驅動器件的話， XTAL2 可以不接，而從 XTAL1 接入。由于外部時鐘信號經過二分頻觸發(fā)后作為外部時鐘電路輸入的，所以對外部時鐘信號的占空比沒有其它要求，最長低電平持續(xù)時間和最少高電平持續(xù)時間等還是要符合要求的。 石英晶振 C1， C2=30PF+10PF 陶瓷諧振器 C1， C2=40PF+10PF 空閑模式 在空閑工作模式下， CPU 處于睡眠狀態(tài)，而所有片 上外部設備保持激活狀態(tài)。這種狀態(tài)可以通過軟件產生。在這種狀態(tài)下，片上 RAM 和特殊功能寄存器的內容保持不變。 空閑模式可以被任一個中斷或硬件復位中止。由硬件復位終止空閑模式只需兩畢業(yè)設計（論文）說明書 20 個機器周期有效復位信號，在這種情況下，片上硬件禁止訪問內部 RAM，而可以訪問端口引腳?？臻e模式被硬件復位終止后，為了防止預想不到的寫端口，激活空閑模式的那一條指令的下一條指令不應該是寫端口或外部存儲器。 掉電模式 在掉電模式下，晶振停止工作，激活掉電模式的指令是最后一條執(zhí)行指令。片上 RAM 和特殊功能寄存器保持原值 ，直到掉電模式終止。掉電模式可以通過硬件復位和外部中斷退出。復位重新定義例如 SFR 的值。在 VCC 未恢復到正常工作電壓時，硬件復位不能無效。并且應保持足夠長的時間以使晶振重新工作和初始化。 表 空閑模式和掉電模式下的外部引腳狀態(tài) 模式 程序存儲器 ALE PESN PORT0 PORT1 PORT2 PORT3 空閑 內部 1 1 數據 數據 數據 數據 空閑 外部 1 1 浮空 數據 地址 數據 掉電 內部 0 0 數據 數據 數據 數據 掉電 外部 0 0 浮空 數據 數據 數據 相位差檢測單元電路的設計 如圖 35所示相位差檢測單元電路的設計主要包括以下幾部分： 1. 采集要進行補償線路的信號（及該線路的電壓和電流）并進行相應的處理。由于直接采集到的線路電壓和電流都比較大，不能直接進行分析和控制。可以將采集到的線路電壓 U和電流 I分別經過電壓 /電流互感器處理后再進行分析。為了便于比較， I經過電流互感器處理后再經過 I/U 變換后變成 Ui信號。 2. 將得到的 U 和 Ui信號分別傳送到電壓比較器，得到兩組方波信號 181。 181。2。 電壓比較器是對輸入信號進行鑒幅與比較 的電路，是組成非正弦波發(fā)生電路的基本單元。 3. 將得到的兩組方波信號輸入鑒相電路。輸出信號 181。0 的寬度反映了兩信號之間的相位差。電壓比較器將輸入的交流信號變成方波信號μ μ 2，經過由 D觸發(fā)器構成的鑒相電路后，輸出信號μ 0的寬度反映了兩信號之間的相位差。 4. 將得到的信號送入計數器 8253處理，并將 8253與單片機 AT89C52進行連線。AT89C52單片機檢測到計數結束信號后，通過總線從 8253 讀出計數值，供單片機處理。 畢業(yè)設計（論文）說明書 21 電 壓 互感 器電 流 互感 器I / V 轉換電 壓 比較 器電 壓 比較 器U鑒相電路計數器AIAu 圖 35 相位差檢測框圖 相電壓、相電流輸入電路 線路上的電壓和電流都比較大，不能直接用來進行分析，可以用一定的方法將其降壓后再進行處理。本設計中使用電壓 /電流互感器來進行降壓。 電壓互感器按 原理分為電磁感應式和電容分壓式兩類。電磁感應式多用于 220kV 及以下各種電壓等級。電容分壓式一般用于 110kV 以上的電力系統(tǒng) ,330～765kV 超高壓電力系統(tǒng)應用較多。 電壓 /電流互感器和變壓器的工作原理 基本 相同 ,都是運用電磁感應原理來工作的。 基本結構也是鐵心 和原、副繞組。特點是容量很小且比較恒定，正常運行時接近于空載狀態(tài)。電壓互感器本身的阻抗很小，一旦副邊發(fā)生短路，電流將急劇增長而燒毀線圈。為此，電壓互感器的原邊接有熔斷器，副邊可靠接地，以免原、副邊絕緣損毀時，副邊出現對地高電位而造成人身和設備事故 。 變壓器的作用是將一種等級的電壓變換成另一種等級的同頻率的電壓 ,它只能實現電壓的變換 ,不能實現功率的變換。互感器分為電壓互感器和電流互感器 。 電壓互感器的作用是供給測量儀表 ,繼電器等電壓 ,從而正確的反映一次電氣系統(tǒng)的各種運行情況 。 使測量儀表 ,繼電器等二次電氣系統(tǒng)與一次 電氣系統(tǒng)隔離 ,以保證人員和二次設備的安全 ,將一次電氣系統(tǒng)的高電壓變換成同樣 標準的低電壓值 (100伏 ,100/ 伏 ,100/3 伏 )。 電流互感器的作用與電壓互感器的作用基本相同 ,不同的就是電流互感器是將一次電氣系統(tǒng)的大電流變換成標準的 5A或 1A供給繼續(xù)電器 ,測量儀表的電流線圈。 本設計為低壓無功功率補償，所以可以用 電磁感應式 電壓互感器。 畢業(yè)設計（論文）說明書 22 +324R1R2R5R3R4R6UUUi零線ABC 圖 36 相電壓、相電流輸入電路 如圖所示以 A線為例，從三相交流輸電線 A 相取電壓信號 U，從 A 取電流信號 I，U 通過電壓互感器電路變換成 5V 電壓信號 UU， I通過電流 互感器和 I/U 轉換等電路轉換成同相位的電壓信號 Ui。圖中的電阻 R R起分壓作用。 相位差的檢測 為了將得到的電壓信號轉化為數字信號進行分析，可以先把電壓和電流的余旋波形經過一定的方法轉化為方波信號。本設計中采用電壓比較器。 電壓比較器是對輸入信號進行鑒幅與比較的電路，是組成非正弦波發(fā)生電路的基本單元。本設計中電路只有一個閥值電壓，故可采用單限比較器。也稱為過零比較器，其閥值電壓 UT=0V。電路如圖 37所示 +A uuo1 圖 37 過零比較器電路 為了限制集成運放的差模輸入電壓，保護 其輸入端， 可加二極管限幅電路，如圖 38 所示。 畢業(yè)設計（論文）說明書 23 +3 9 3 圖 38 電壓比較器電路圖 把得到的電壓信號輸入由 D 觸發(fā)器構成的鑒相電路（如圖 39）后可以得到兩信號的相位差。 + 5 V+ 5 VuuUDCPQSRSD QCPR120UUAUAi 圖 39 由 D觸發(fā)器構成的鑒相電路 以 A 相為例， A 相的電壓由電壓互感器降壓隔離后加到電壓比較器的輸入端， A相的電流由電流互感器經 I/U 變換后加在另一電壓比較器的輸入端。兩電壓比較器將輸入的交流信號變成方波信號μ μ 2，經過由 D 觸發(fā)器構成的鑒相電路后，輸 出信號μ 0的寬度反映了兩信號之間的相位差，如圖 310 所示。 畢業(yè)設計（論文）說明書 24 u utu 1tuitu 2tuotooo 圖 310 相位檢測波形圖 相位差的計算 計數器 8253 1. 引腳及功能 8765432122231920219111015141318161724128253D0D1D2D4D3D5D6D7C L K0GA T E 0OU T 0C L K1GA T E 1OU T 1C L K2GA T E 2OU T 1V c c地RDWRCSA0A1 圖 310 可編程定時器 8253外部引線圖 D0～ D7:8位雙向數據線。用來傳送數據、控制字和計數器的計數初值。 CS ：選片信號，輸入。底電平有效。由系統(tǒng)高位 I/O 地址譯碼產生。當它有畢業(yè)設計（論文）說明書 25 效時，此定時器芯片被選中。 RD ：讀控制信號，輸入。底電平有效。當它有效時表示 CPU 要對此定時器芯片進行讀操作。 WR ：寫控制信號，輸入。底電平有效。當它有效時表示 CPU 要對此定時器芯片進行寫操作。 A0， A1：地址信號線。高地址信號經譯碼產生 CS 選片信號，決定了 8253芯片所具有的地址范圍。而 A0和 A1地址信號則經片內譯碼產生 4個有效地址，分別對應了芯片內部 3 個獨立的計數器（通道）和一個控制寄存器。具體規(guī)定如表 示 ： 表 計數器選擇 A1 A0 0 0 選擇計數器 0 0 1 選擇計數器 1 1 0 選擇計數器 2 1 1 選擇控制寄存器 CLK0～ CLK2：每個計數器的時鐘信號輸入端。計數器對此時鐘信號進行計數。CLK 信號是計數器工作的計時基準，因此要求其頻率要很精確。 GATE0～ GATE2：門控信號，用于控制計數的啟動和停止。多數情 況下， GATE=1時允許計數， GATE0=0 時停止計數。但有時僅用 GATE 的上升沿啟動計數，啟動后則GATE 的狀態(tài)不再計數過程。