【導讀】D類音頻功率放大器具有高效、節(jié)能、數(shù)字化、體積小、重量輕的特點，適應便攜設備高效節(jié)能的客觀需求，從而在音頻模擬集成領域具有很大的優(yōu)勢。本文通過分析基于CMOS工藝的D類音頻功率放大器的構成、驅動實現(xiàn)、性噪比、失真度等方面的特性來進行電路的設計。本課題的研究目標是設計一種用于移動設備的D類放大器，既能提供高效率又能實現(xiàn)高音頻性能。通過查閱大量中外文獻，本文詳細闡述了各種功率放大器的原理和特點，并對比分析各自的優(yōu)缺點，在此基礎上提出了本文所研究的基于SCOM結構的D類音頻功率放大器，并詳細介紹了其工作原理。SCOM系統(tǒng)由兩個COM系統(tǒng)和一個同步模塊組成。同步塊使兩個COM系統(tǒng)在高頻相位確保精確的雙邊三電平調制技術，而微分結構確保兩個COM系統(tǒng)處于1800的低頻相位，在揚聲器負載上獲得最大的電壓擺幅。SCOM結構采用了無濾波調制的方式，減小了芯片面積。采用2～10f2+10p．H的揚聲器負載模型，在反復計算調試的基礎上設計SCOM系統(tǒng)電路圖。

　　

【正文】 差分輸入級電路結構 圖31給出了幾種常見的差分輸入級結構，圖(a)是一個差分對和簡單電流鏡 組成的基本差分輸入級，(b)和(c)是cascode結構的差分輸入級，其中(c)是(b)的低電壓形式。圖31 差分輸入級電路結構選擇對于(a)結構，由于其跨導和輸出阻抗十分有限，不容易獲得較高的電壓增益。如果要獲得高增益，結構的總面積就會很大(提高輸出阻抗就要增加MOS管溝道長度；提高跨導就要增大寬長比)，這樣運放的頻率特性就會大受影響。(b)的cascode結構通過增加MOS管使輸出阻抗大幅度提高，因此可以在面積較小的條件下取得很高的增益，同時由于采用了匹配精度較高的cascode電流鏡，提高了共模抑制比，但是由于MOS管級數(shù)較多，使其輸出電壓擺幅受到很大限制。結構(c)是對(b)的改進，在繼承(b)結構優(yōu)點的同時，提高了輸出電壓擺幅?？紤]到這是運放的第一級，對輸出電壓擺幅要求不高，因此主要從增益角度出發(fā)，決定采用cascode結構的差分輸入級(c)。3．2．2 雙端變單端電路結構 由于本文運放為兩級運放，因此雙端變單端既可以出現(xiàn)在第二級輸出級，又可以出現(xiàn)在第一級差分輸入級，分別如圖(a)和(b)所示。 從圖中可以看出，由于結構(a)比結構(b)多了一路與輸出級相同的電流，因此該結構的功耗較大。通常我們會要求輸出級電流較大，以提供一定的負載驅動能力，如果增加一路相同的大電流而又不能有效利用，那么除了可能會超出功耗指標外，更重要的是造成了效率的浪費，雖然結構(a)的兩級都是差分輸入，其共模抑制比等性能具有一定的優(yōu)勢，但是在本設計中決定采用結構(b)，即雙端變單端出現(xiàn)在第一級。圖3．2雙端變單端電路比較3．2．3 輸出級電路結構普通共源放大級能提供較高的增益，而且結構簡單、易于設計和調整。經(jīng)綜合考慮，決定采用共源放大結構作為輸出級，如圖3．3所示圖3．3輸出級電路結構 3．2．4 本文運放電路設計上面從功耗、增益、輸出電壓擺幅、電源抑制比等角度出發(fā)，對一些常見運放的基本結構進行了比較，最終確定了運放的基本結構。然而實際的運放結構不僅僅是這些，還應該包括頻率補償網(wǎng)絡和偏置電路等。為了使運放獲得較為穩(wěn)定的工作狀態(tài)，決定采用外部輸入偏置電流的偏置方式。這樣就得到了運放電路的整體電路結構，如圖3．4所示。兩級運放的電壓增益Al，A2分別為 總的電壓增益為 運算放大器常常被用于帶有負反饋的系統(tǒng)中，例如可以用在單位緩沖器中，起到阻抗變換的作用。根據(jù)線性系統(tǒng)理論，一個負反饋系統(tǒng)如果要穩(wěn)定，要求它的開環(huán)相位裕度一般大于600。但是在兩級放大器級聯(lián)運放結構中，在兩級放大器的輸出端都有可能產(chǎn)生較低頻的極點，因此需要頻率補償。通常補償?shù)姆绞绞遣?用米勒補償或帶調零點電阻的米勒補償。這里為了簡單，直接采用帶調零電阻的米勒補償。由于需要滿足600相位裕度的要求，通過理論計算可知，次極點要求在單位增益帶寬外2．2倍以上。如果輸出極點為次極點，頻率絕對值大小為圖34兩級折疊共源共柵運算放大器單位增益帶寬為 本文的調零電阻由一個柵極接電源電壓的NMOS來實現(xiàn)。將零點移動到左半平面，并且和輸出極點相抵消，那么要求滿足以下關系 由于電阻在制造的時候會發(fā)生很大的偏差，因此實際設計時很少用Rm產(chǎn)生的左半面來抵消極點，而是盡量將這個極點放在高頻，從而減小其對環(huán)路的影響。3．2．5 偏置電路的設計 圖35中，Lref是由外部引入的基準電流，Mbl2和Mb5采用二極管連接，以產(chǎn)生共源共柵管的柵壓。Mbl4和Mb7用來產(chǎn)生NMOS和PMOS電流鏡管的柵壓。圖35 偏置電路3．3運算放大器的仿真本設計采用Cadence軟件的Spectre工具進行電路設計與仿真，采用TSMC0．18um CMOS工藝，電源電壓3．3V。3．3．1 幅頻和相頻特性 直流開環(huán)增益：低頻工作時，運放的開環(huán)放大倍數(shù)； 增益帶寬積：增益帶寬積AOLxf是一個常量，定義在開環(huán)增益隨頻率變化的 特性曲線中以20dB／十倍頻程滾降的區(qū)域。 相位裕度：為保證運放工作的穩(wěn)定性，當增益下降到0dB時，相位的移動應小于1800，一般取余量應大于600，即相位的移動應小于1200； 增益裕度：為保證運放的穩(wěn)定性，除相位裕度外，還應保證相位移動達到1800 時，增益要小于0dB，一般要有10dB的裕量，即當相位移動達到1800時，增益要 小于10dB。運放連接成如圖36所示結構，在正輸入端加交流小信號，作AC分析，仿真結果如圖37所示。圖36幅頻與相頻特性測試電路圖37運算放大器的幅頻和相頻特性由圖37可以得到，運放在負載電容為2PF時的開環(huán)增益為99．96dB，單位增益帶寬為283．7MHz，相位裕度為60．1度，達到設計要求的指標。3．3．2 電源電壓抑制比(PSRR) 電源電壓抑制比的定義為：從輸入到輸出的增益除以從電源到輸出的增益。在集成電路設計中，電源噪聲串擾是一個比較常見的問題，電源線中的噪聲會影響到運放的輸出，因此對這些噪聲的抑制能力也是運放的一項重要指標。仿真時將電源電壓設置為AC源，進行AC分析。電路結構如圖3．8所示。圖38運放電源電壓抑制比測試電路圖39運放的電源電壓抑制比特性曲線電源電壓抑制比的仿真曲線如圖39所示，它給出的實際上是電源電壓抑制比的倒數(shù)。從圖中可以看出，在低頻時電源電壓抑制比為79．57dB，在頻率為1MHz時電源電壓抑制比下降至43dB。3．3．3 共模抑制比(CMRR) 共模抑制比(CMRR)為差模電壓增益與共模電壓增益之比，并用對數(shù)表示。CMRR越大，運放對稱性越好。Vin取幅度為1V且偏置于共模電平1．65V上的交 流電壓源。對電路做AC分析，如圖310所示。圖310運放CMRR測試電路圖31l運放的CMRR特性曲線運放共模抑制比AC特性的仿真曲線如圖311所示。它實際給出的是共模抑制比的倒數(shù)。可知低頻時的共模抑制比為79．59dB。3．3．4 噪聲分析運放的噪聲包括電路元件所產(chǎn)生的熱噪聲、散粒噪聲和閃爍噪聲的總和。電路圖和開環(huán)增益的測試電路相同，只是在Spectre里做Noise分析。分析結果如圖312，從圖中可以看出等效輸入噪聲為11．2NnV／√Hz。圖312運放噪聲分析結果3．3．5 輸入失調電壓 在運放中，當輸入信號為零時，由于輸入級的差分對不匹配及電路本身的偏差，使得輸出不為零，而為一較小值，該值為輸出失調電壓，折算到輸入級即為 輸入失調電壓。運放負輸入端接共模電平1．65V，正輸入端接直流掃描電壓Vin，仿真電路如圖313所示。圖313輸入失調電壓測試電路圖314輸入失調電壓仿真圖 仿真曲線如圖314，可以看出系統(tǒng)輸入失調電壓為0．003V。3．3．6 輸入共模范圍 對理想運放，當輸入共模電壓時，輸出應為零，而對實際運放，輸入共模電壓時，輸出不為零，當共模電壓超過一定值時，運放不能再對差模信號進行正常 放大。在正向共模電壓不斷增大時，使得共模抑制比下降6dB時的共模電壓為正向共模電壓，同理，反之為負向共模電壓，則輸入共模范圍為：負向共模電壓～正向共模電壓。仿真電路如圖315所示。圖315輸入共模范圍測試電路圖316輸入共模范圍仿真曲線圖3．16為輸入共模范圍仿真曲線，圖中虛線是輸入電壓，實線是輸出電壓， 輸出曲線的直線部分所對應的輸入電壓就是運放的輸入共模范圍從仿真曲線可知其值349．3uV2．05 1V。3．3．7 輸出動態(tài)范圍輸出動態(tài)范圍是在額定的電源電壓和額定的負載情況下，運放可提供的沒有明顯失真的最大輸出電壓范圍。將運算放大器連成增益為0．1的形式，正輸入端加1．65V的共模電壓，負輸入端加直流掃描電壓，電路如圖3．17所示。圖317輸出電壓擺幅測試電路318輸出電壓擺幅仿真圖，對電路進行DC分析：觀察輸出端波形，測試輸出電壓的線性跟蹤范圍,仿真曲線如圖3．18所示，信號無明顯失真的動態(tài)范圍是190．9mV～3．1l 8V。3．3．8 總諧波失真由于電路的彌散性，使得單頻信號經(jīng)過系統(tǒng)之后，不再是純單頻，而且包含 了單頻的各次諧波成分。當只給運放做THD分析時，可以將運放接成跟隨器或增益為0．1的形式，然后在輸入端加上峰．峰值為100mV的差分信號。對輸入單頻信號進行瞬態(tài)分析，對輸出電壓求得THD，時間為一個周期。電路結構如圖3．19所示。圖319總諧波失真測試電路 仿真結果如圖3．20，使用“Calculatour里提供的函數(shù)“thd”得到其總的諧 波失真為0．03％。圖320總諧波失真仿真結果3．3．9 轉換速率、建立時間 轉換速率為運放輸出電壓對時間的變化率。在測試時取最大值。 建立時間是表示運放在大信號工作時性能的一個參數(shù)，是指運放接跟隨器時輸入階躍大信號，輸出電壓從開始響應到穩(wěn)定值為止的時間。 仿真電路如圖3．21，Vin為電壓階躍大信號，階躍幅度為1．65V，進行瞬態(tài)分 析，仿真結果如圖3．22所示。圖32l轉換速率測試電路圖322建立時間仿真圖圖323轉換速率仿真圖圖323是圖322的局部放大，可以得到運放的建立時間為12．84ns，上升沿的轉換速率為246．3V／us，下降沿的轉換速率為269．3V/us。3．3．10 輸出阻抗輸出阻抗是指運放閉環(huán)應用時的輸出阻抗，如果把閉環(huán)系統(tǒng)作為一個電壓源來看，則輸出阻抗即為該電壓源的源電阻。仿真電路如圖324。仿真時，對輸出 電流源進行交流分析，測試輸出電壓的波形，即為輸出阻抗的頻率曲線。圖324輸出阻抗測試電路圖325運放的輸出阻抗 由仿真圖可知，在低頻時運放的輸出阻抗為52．55mf2，當頻率達到2MHz時，輸出阻抗增大到1．106歐。3．3．1 1 靜態(tài)功耗 在本設計中，運放的功耗是一個很重要的參數(shù)，在仿真得出靜態(tài)電流就可以計算出運放的靜態(tài)功耗。通過直流分析得出運放的總電流為2．46mA，則運放的總功耗為：經(jīng)過反復調試和仿真，得到運放的性能總結為表31，各項指標基本滿足設計要求。表31運算放大器性能指標3．4 本章小結本章介紹了運算放大器的工作原理，在對比分析各種結構的基礎上確定了本 文運算放大器的設計方案，并完成了兩級折疊共源共柵運算放大器的設計及仿真， 結果達到了良好的性能指標，滿足SCOM結構對運算放大器的設計要求。4比較器設計及仿真比較器是整個功放電路中又一個非常重要的模塊，它的指標直接影響SCOM結構的性能，本設計中的比較器是將運放輸出的模擬信號與一個電壓值進行比較， 并輸出一個數(shù)字信號。本設計要求比較器具有較高的速度，以降低SCOM的THD。4．1比較器工作原理 電壓比較器的功能是將一個輸入端的信號電壓瞬時值與另一個輸入端的基準 電壓進行比較，根據(jù)信號電壓大于或小于基準電壓而在輸出端產(chǎn)生數(shù)字“0”或“1 電平。它在數(shù)／模轉換電路中是關鍵的元件，其精度和速度限制了數(shù)／模轉換器的分 辨率和轉換速率。 電壓比較器通常用于開環(huán)狀態(tài)，因此不需要頻率補償。它有一個高增益差分 輸入級和一個單端輸出放大器組成。與運算放大器相比，電壓比較器對輸入阻抗、 電壓增益和輸出電壓擺幅的要求較低。比較器的主要參數(shù)為響應時間及精度，響應時間是從輸入一個階躍信號到輸 出相應邏輯態(tài)的閾值所需要的時間間隔。它表達了比較器的速度性能。為實現(xiàn)短 的吸納供應時間，比較器應有高速、高增益的差分輸入級。比較器的精度就是能 分辨的輸入信號與基準電壓的最小差值。這個參數(shù)由比較器的失調電壓決定。對于比較器的分析，需要從靜態(tài)特性和動態(tài)特性兩方面進行考慮。 比較器的靜態(tài)特性分析主要是利用壓控電壓源(VCVS)來對比較器的靜態(tài)特性進行建模。對于二進制比較器的一階建模與通常的運放建模相似，圖41即比較器的一階模型。圖4．2為比較器的傳輸曲線，根據(jù)圖4．2可以得到比較器的一階模型 的增益為： 其中，V1h和Vu是輸出分別達到上限和下限所需的輸入電壓差VpVn。這種輸 入變化稱為比較器的精度。由式(41)可知，比較器的增益是描述比較器工作的重要特性，因為它定義了輸出能夠在兩個二進制狀態(tài)之間改變所需的最小的輸入變化量，即比較器的精度。