【導讀】第二章系統(tǒng)設計方案的研究········································

　　

【正文】 的個人計算機。由于一般的個人計算機配有串行接口，如果主從機采用通訊時，應該再加入通訊處理機，它與主機用相連，與各從機用同步通訊方式相連。 ④通訊規(guī)程選擇 這里的通訊規(guī)程主要是指主機之間的通訊約定，它包括從機尋址方式、通訊檢驗及通訊應答等方式等。一般主機和多臺從機通訊時，只使用一套公共的的通訊線路，主機應能和指定的任何一個從機通訊，也能向全部從機發(fā)命令。因為一臺主機只能和一臺從機通訊，所以有一個怎樣尋址從機的問題。對 MCS51 單片機，它們的串行口由主從機通訊方式，允許發(fā)送地址或數(shù)據(jù) 。但是如果通訊距離較遠或現(xiàn)場有干擾時，就不宜采用此方法。因為 MCS51等的主從機通訊方式中，地址與數(shù)據(jù)的區(qū)別只是發(fā)送的最后一位不同，如果有干擾改變了了這位的狀態(tài)，會打亂整個系統(tǒng)的運行 [22]。這是可采用在命令中增加幾位地址地方法。在有干擾時，主從機通訊應加入檢驗，對異步通訊，可采用字符或字節(jié)的奇偶校驗加上一幀信息的累加和校驗。 ⑤從機設計方法 從機是一個獨立地控制器或數(shù)據(jù)采集裝置，它的設計方法基本上與一般的單片機系統(tǒng)相同，只是需增加通訊口硬件和通訊處理軟件。為了減少通訊量，從機常用于完成對一個子系統(tǒng)的控制 或數(shù)據(jù)采集。每臺從機所需完成地功能一般比較多，而且是綜合性地，這是它的結構比較復雜，再加上通訊處理軟件需與控制或數(shù)據(jù)采集并行進行，所以在多機系統(tǒng)的從機中，應該配備實時多任務操作系統(tǒng)。 RS－ 485 方式構成的多機通信原理 在由單片機構成的多機串行通信系統(tǒng)中，一般采用主從式結構：從機不主動發(fā)送命令或數(shù)據(jù)，一切都由主機控制。并且在一個多機通信系統(tǒng)中，只有一臺單機作為主機，各臺從機之間不能相互通訊，即使有信息交換也必須通過主機轉發(fā)。采用 RS－ 485構成的多機通訊原理框圖，如圖 。 24 圖 采用 RS－ 485構成的多機通訊原理框圖 在總線末端接一個匹配電阻，吸收總線上的反射信號，保證正常傳輸信號干凈 ， 無毛刺。匹配電阻的取值應該與總線的特性阻抗相當。 當總線上沒有信號傳輸時，總線處于懸浮狀態(tài)，容易受干擾信號的影響。將總線上差分信號的正端 A+和 +5電源間接一個 10K的電阻；正端 A+和負端 B間接一個 10K的電阻；負端B和地間接一個 10K的電阻，形成一個電阻網(wǎng)絡。當總線上沒有信號傳輸時，正端 A+的電平大約為 ，負端 B的電平大約為 ，即使有干擾信號，卻很難產(chǎn)生串行通信的起始信號 0， 從而增加了總線抗干擾的能力。 通信規(guī)則 由于 RS－ 485通訊是一種半雙工通訊，發(fā)送和接收共用同一物理信道。在任意時刻只允許一臺單機處于發(fā)送狀態(tài)。因此要求應答的單機必須在偵聽到總線上呼叫信號已經(jīng)發(fā)送完畢，并且沒有其它單機發(fā)出應答信號的情況下，才能應答。半雙工通訊對主機和從機的發(fā)送和接收時序有嚴格的要求。如果在時序上配合不好，就會發(fā)生總線沖突，使整個系統(tǒng)的通訊癱瘓，無法正常工作。要做到總線上的設備在時序上的嚴格配合，必須要遵從以下幾項原則： ①復位時，主從機都應該處于接收狀態(tài)。 SN75176芯片的發(fā)送和接收功能 轉換是由芯片的 RE* ， DE端控制的。 RE*=1， DE=1時， SN75176發(fā)送狀態(tài)； RE*=0， DE=0時， SN75176處于接收狀態(tài)。一般使用單片機的一根口線連接 RE*， DE端。在上電復位時，由于硬件電路穩(wěn)定需要一定的時間，并且單片機各端口復位后處于高電平狀態(tài)，這樣就會使總線上各個分機處于發(fā)送狀態(tài)，加上上電時各電路的不穩(wěn)定，可能向總線發(fā)送信息。因此，如果用一根口線作發(fā)送和接收控制信號，應該將口線反向后接入 SN75176的控制端，使上電時 SN75176處于接收狀態(tài)。另外，在主從機軟件上也應附加若干處理措 施，如：上電時或正式通訊之前，對串行口做幾次空操作，清除端口的非法數(shù)據(jù)和命令。 ②控制端 RE*， DE的信號的有效脈寬應該大于發(fā)送或接收一幀信號的寬度。在 RS－ 232，RS－ 422等全雙工通訊過程中，發(fā)送和接收信號分別在不同的物理鏈路上傳輸，發(fā)送端始終為發(fā)送端，接收端始終為接收端，不存在發(fā)送、接收控制信號切換問題。在 RS－ 485半雙工25 通訊中，由于 SN75176的發(fā)送和接收都由同一器件完成，并且發(fā)送和接收使用同一物理鏈路，必須對控制信號進行切換?？刂菩盘柡螘r為高電平，何時為低電平，一般以單片機的 TI，RI信號作 參考。 發(fā)送時，檢測 TI是否建立起來，當 TI 為高電平后關閉發(fā)送功能轉為接收功能。 接收時，檢測 RI是否建立起來，當 RI 為高電平后，接收完畢，又可以轉為發(fā)送 [23]。 在理論上雖然行得通，但在實際聯(lián)調中卻出現(xiàn)傳輸數(shù)據(jù)時對時錯的現(xiàn)象。根據(jù)查證有關資料，并在聯(lián)調中借助存儲示波器反復測試，才發(fā)現(xiàn)一個值得注意的問題，我們可以查看單片機的時序： 圖 串行口模式 3時序圖 單片機在串行口發(fā)送數(shù)據(jù)時，只要將 8位數(shù)據(jù)位傳送完畢， TI標志即建立，但此時應發(fā)送的第九位數(shù)據(jù)位（若發(fā)送地址幀時）和停止位尚未發(fā)出。如果在這是關閉發(fā)送控制，勢必造成發(fā)送幀數(shù)據(jù)不完整。如果單片機多機通訊采用較高的波特率，幾條操作指令的延時就可能超過 2位（或 1位）數(shù)據(jù)的發(fā)送時間，問題或許不會出現(xiàn)。但是如果采用較低波特率，如 9600，發(fā)送一位數(shù)據(jù)需 100μ s左右，單靠幾條操作指令的延時遠遠不夠，問題就明顯地暴露出來。接收數(shù)據(jù)時也同樣如此，單片機在接收完 8個數(shù)據(jù)位后就建立起 RI信號，但此時還未接收到第九位數(shù)據(jù)位（若接收地址幀時）和停止位。所以，接收端必須延時大于 2位數(shù)據(jù)位的時間（ 1位數(shù)據(jù)位時間 =1/波特率），再作應答，否則會發(fā)生總線沖突。 ③ 總線上所連接的各單機的發(fā)送控制信號在時序上完全隔開。為了保證發(fā)送和接收信號的完整和正確，避免總線上信號的碰撞，對總線的使用權必須進行分配才能避免競爭，連接到總線上的單機，其發(fā)送控制信號在時間上要完全隔離。 26 總之，發(fā)送和接收控制信號應該足夠寬，以保證完整地接收一幀數(shù)據(jù)，任意兩個單機的發(fā)送控制信號在時間上完全分開，避免總線爭端。 主控機部 分 電路設計 主控機主要負責控制從機，包括設置從機信息和收集從機檢測信號，然后將收集到的數(shù)據(jù)進行存儲、分析、顯示、打印，并能根據(jù)用戶設置的報警閾值進行聲光報警。這部分的硬件電路設計除了鍵盤、液晶、打印機等常規(guī)外設外，增加了一片 24C04用來保存溫度數(shù)據(jù)，另外，增加了一片日歷時鐘芯片 PCF8563。 24C04是基于 I2C總線的串行 E2PROM，存儲容量 512個字節(jié)，它占用單片機資源很少，僅占用了兩根 I/O線，數(shù)據(jù)一旦寫入可保存 100年，避免了普通 RAM掉電保護的麻煩，非常適合于各類儀器儀表和控制 裝置的參數(shù)保存。 主控機每個整點收集一次數(shù)據(jù)，并將數(shù)據(jù)保存到 E2PROM。每個溫度數(shù)據(jù)占用 2個字節(jié)，這樣，我們設計共保存 24組歷史數(shù)據(jù)，占用 1922424 ??? 個字節(jié)。當存滿 24組數(shù)據(jù)后，整點再次接收數(shù)據(jù)時，將最早保存的數(shù)據(jù)刪除，其他數(shù)據(jù)依次前移為新數(shù)據(jù)空出位置。 PCF8563是低功耗的 CMOS實時時鐘 /日歷芯片，它提供一個可編程時鐘輸出，一個中斷輸出和掉電檢測器，所有的地址和數(shù)據(jù)通過 I2C總線串行傳遞 [24]。 這兩部分電路設計原理圖如下： 圖 主機 24C04 與 8563 部分電路原理圖 所用器件介紹 PCF8563： PCF8563是 PHILIPS公司推出的一款工業(yè)級內含 I2C總線接口功能的具有極低功耗的多功能時鐘 /日歷芯片。 PCF8563 的多功能報警功能，定時功能，時鐘輸出功能以及中斷輸出功能能完成各種復雜的定時服務，甚至為單片機提供看門狗功能。內部時鐘電路，內部振蕩電路，內部低電壓檢測電路（ ）以及兩線制 I2C總線通訊方式，不但使外圍電27 路極其簡潔，而且也增加了芯片的可靠性。同時每次寫數(shù)據(jù)后，內嵌的字地址寄存器會自動產(chǎn)生 增量。當然作為時鐘芯片， PCF8563亦解決了 2021年問題。因而， PCF8563是一款性價比極高的時鐘芯片，它已被廣泛用于電表，水表，氣表，電話，傳真機，便攜式儀器以及電池供電的儀器儀表等產(chǎn)品領域。 PCF8563 的特性：寬電壓范圍 ~，復位電壓標準值 ；超低功耗；可編程時鐘輸出頻率為 ,1024Hz,32Hz,1Hz。四種報警功能和定時器功能；內含復位電路，振蕩器電路和掉電檢測電路；開路中斷輸出； 400KHzI2C 總線，其從地址：讀， 0A3H；寫，0A2H。 PCF8563原理： PCF8563有 16個 8位寄存器；一個可自動增量的地址寄存器，一個內置 的震蕩器（帶有一個內部集成的電容），一個分頻器，一個可編程時鐘輸出，一個定時器，一個報警器，一個掉電檢測器和一個 400KHzI2C總線接口。 所有 16個寄存器設計成可尋址的 8 位并行寄存器，但不是所有位都有用。前兩個寄存器（內存地址 00H， 01H）用于控制寄存器和狀態(tài)寄存器內存地址 02H~08H用于時鐘計數(shù)器，地址 09H~0CH用語報警寄存器（定義報警條件），地址 0DH控制 CLKOUT管腳的輸出頻率，地址 0EH和 0FH分別用于定時器控制寄存器和定時寄存器。秒，分鐘，小時，日，月，年，分鐘報警，小時報警，日報警寄存器，編碼格式為 BCD，星期和星期報警寄存器不以 BCD格式編碼。 當一個 RTC寄存器被讀時，所有計數(shù)器的內容被鎖存，因此，在傳送條件下，可以禁止對時鐘 /日歷的讀錯。 ①報警功能模式 一個或多個報警寄存器 MSB清 0時，相應的報警條件有效，這樣，一個報警將在每分鐘至每星期范圍內產(chǎn)生一次。設置報警標志位 AF（控制 /狀態(tài)寄存器 2的位 3）用于產(chǎn)生中斷，AF只可以用軟件清除。 ②定時器 8 位的倒計數(shù)器（ 0FH）由定時器控 制寄存器控制，定時器控制寄存器用于設定定時器的頻率，以及設定定時器有效或無效。定時器從軟件設置的 8位二進制數(shù)倒計時，每次到計數(shù)結束，定時器設置標志位 TF，定時器標志位 TF只可以用軟件清除， TF用于產(chǎn)生一個中斷，每個到計數(shù)周期產(chǎn)生一個脈沖作為中斷信號。 TI/TP控制中斷產(chǎn)生的條件。當讀定時器時，返回當前到計數(shù)的數(shù)值。 ③ CLKOUT 管腳 CLKOUT可以輸出可編程的方波。 CLKOUT頻率寄存器決定方波的頻率， CLKOUT可以輸出 ， 1024， 32， 1Hz的方波。 CLKOUT為開路輸出管腳， 上電時輸出有效，無效時輸出為高阻抗。 ④復位 PCF8563包含一個片內復位電路，當振蕩器停止工作時，復位電路開始工作。在復位狀28 態(tài)下， I2C 總線初始化，寄存器 TF， VL， TD1， TD0， TESTC， AE 被置邏輯 1，其他的寄存器和地址指針被清 0。 ⑤掉電檢測器和時鐘監(jiān)控 PCF8563內嵌掉電檢測器，當 VDD低于 VLOW時，位 VL被置 1，用于指明可能產(chǎn)生不準確的時鐘 /日歷信息， VL 標志位只可以用軟件清除，當 VDD 慢速降低達到 VLOW 時，標志位VL被置，這時可能會產(chǎn)生中斷。 ⑥ EXT_CLK測試模式 測試模式用 于在線測試，建立測試模式和控制 RTC的操作。 測試模式由控制 /狀態(tài)寄存器 1的位 TEST1設定，這時 CLKOUT管腳成為輸入管腳。在測試模式狀態(tài)下。通過 CLKOUT管腳輸入的頻率信號代替片內的 64Hz頻率信號，每 64 個上升沿將產(chǎn)生 1秒的時間增量。 注意：進入 EXT_CLK測試模式時時鐘不與片內 64HZ時鐘同步，也確定不出預分頻的狀態(tài)。 ⑦電源復位（ POR）替換模式 POR 的持續(xù)時間直接也振蕩器的起動時間有關。一種內嵌的長時間起動的電路可使 POR失效，這樣可使設備測試加速。 當進入替換模式時，芯片立即停止復位， 操作通過 I2C總線進入 EXT_CLK測試模式。設置 TESTC邏輯 0可消除替換模式，再次進入替換模式只有在設置 TESTC為邏輯 1后進行。在普通模式時設置 TESTC為邏輯 0沒有意義，除非想阻止進入 POR替換模式 [25]。 ⑧石英晶片頻率調整 方法一 定值 OSCI 電容 —— 計算所需的電容平均值，用此值的定值電容，通電后在CLKOUT管腳上測出的頻率應為 ，測出的頻率值偏差取決于石英晶片，電容偏差和器件之間的偏差。平均偏差可達 5分鐘 /年。 方法二 OSCI微調電容 —— 可通過調整 OSCI管腳的微調電容使 振蕩器頻率達到精確值，這時可測出管腳 CLKOUT上的 。 方法三 OSCI輸出 —— 直接測量管腳 OSCI的輸出。 29 電源部分 題目要求設計獨立的直流穩(wěn)壓電源，我們根據(jù)系統(tǒng)要求，設計了電源，能提供 +12V、 12V、+5V三種電源。電路原理圖如下所示： 圖 電源電路原理圖 多路開關的選擇 多路模擬開關用來切換模擬信號。對于 A/D通道來說，需要用多路輸入、一路輸出的模擬開關，使輸入的多路模擬信號輪流與 A/D轉換器接通。這種電路已經(jīng)有集成的電路產(chǎn)品，如 CD405 CD405 CD4097都是可以進行雙向切換的多路開關，他們既可以作多路輸入、一路輸出的模擬開關，也可以作一路輸入、多路輸出的模擬開關。本設計中我所選用的是CD4051：圖 CD4051的引腳圖。 圖 CD4051的引腳圖 30 其中 ?S 引腳為選通端，只有當 ?S 為低電平時，才能選通某一通道，使開關接通。 A2～ A0使開關 通道號輸入端，當 A2～ A0 輸入 000～ 111時，分別對應 0～ 7通道上的開關處于閉合狀態(tài)。通常， ?S 和 A2～ A0信號由接在 CPU數(shù)據(jù)總線上的一個鎖存器提供，這樣就可以用輸出指令實現(xiàn)通道選擇。 ?S 端和 A2～ A0引腳均要求輸入 TTL電平信號，而各個 CMOS開關則要用 CMOS 電平控制，邏輯電平轉換電路完成從 TTL 電平到 CMOS 電平的轉換。 8 個 I/O 引腳I/00～ I/O7可以作為輸入端，這時 O/I 引腳便作為輸出端，開關實現(xiàn) 8 到 1的選擇 功能。由于 CMOS開關可以雙向工作，即信號也允許從 O/I引腳輸入， 根據(jù)需要，從 8個 I/O引腳中的某一個輸出，實現(xiàn) 1－ 8的分配功能。該片子有三個電源引腳，其中， Vss通常與系統(tǒng)模擬地相連， Vdd接正電壓（如 10V）， Vee接負電壓或地 . 31 第四章 軟件部分 軟 件流程圖 圖 主機總體流程 32 圖 從機響應主機命令流程 33 圖 從機采樣溫度值主流程 34