【導(dǎo)讀】到人們的青睞，其使用已相當(dāng)普及。但與之配套的控制器卻還一直處于研究和開發(fā)階段。電輔助加熱，已經(jīng)能解決水溫的自動(dòng)控制。然而，在水位自動(dòng)控制的方面依然不是那么完美，在很多時(shí)候，消費(fèi)者在使用的過(guò)程中，往往會(huì)因水箱中水量不足并且不知情的情況下洗澡時(shí)遭受到突然沒(méi)水的尷尬場(chǎng)面，從而影響人們的心情，生活和正常的工作。本設(shè)計(jì)通過(guò)利用溫度傳感器和液位傳感器的結(jié)合，使我們理想

　　

【正文】 (3)輸出高阻態(tài)時(shí)高電平電壓： 。 (4)工作環(huán)境溫度： 0～ 70℃。 (5)存儲(chǔ)溫度： 65～ 150℃。 圖 44 FPGA 與 EPCS4I8 接口簡(jiǎn)圖 芯片接口設(shè)計(jì) 74LS373 為三態(tài)輸出的 8D 透明鎖存器， 74LS373 的輸出端 Q0Q7 可直接與總線相連。當(dāng)三態(tài)允許控制端 OE 為低電平時(shí)， Q0Q7 為正常邏輯狀態(tài)，可用來(lái)驅(qū)動(dòng)負(fù)載或總線。當(dāng) OE 為高電平時(shí)， Q0Q7 呈高阻態(tài)，即不驅(qū)動(dòng)總線，也不為總線的負(fù)載。當(dāng)鎖存允許端 LE為高電平時(shí)， Q 隨數(shù)據(jù) D 而變。當(dāng) LE為低電平時(shí)，Q 被鎖存在已建立的數(shù) 據(jù)電平。 EP2C5F256C6 與 74LS373 芯片接口設(shè)計(jì)如圖 45所示。 31 圖 45 FPGA 與 74LS373 接口簡(jiǎn)圖 FPGA 外部硬件電路的設(shè)計(jì) 溫度測(cè)量電路的設(shè)計(jì) 溫度傳感器的選型 目前的溫度傳感器種類繁多，常見的溫度傳感器主要有熱敏電阻、鉑電阻、熱電偶以及模擬集成溫度傳感器，數(shù)字溫度傳感器。每種傳感器 有其 各特點(diǎn)： 熱電偶：由于其靈敏度低，而且需要冷端補(bǔ)償，不適合在本系統(tǒng)中應(yīng)用。 鉑傳感器：鉑電阻的線性較好，只是在接近其范圍極限時(shí)呈非線性。鉑電阻的阻值每攝氏度可以改變幾分之一歐姆，測(cè)溫范圍為 260～ 850℃。鉑熱電阻的測(cè)量精確度是最高的，它不僅廣泛應(yīng)用于工業(yè)測(cè)溫，而且被制成標(biāo)準(zhǔn)的基準(zhǔn)儀。 模擬集成溫度傳感器：可完成溫度測(cè)及模擬信號(hào)輸出功能的專用集成電路。它的特點(diǎn)是功能單一、測(cè)溫誤差小、價(jià)格低、響應(yīng)速度快、傳輸距離遠(yuǎn)、線性好。其缺點(diǎn)是測(cè)溫范圍比較窄。 數(shù)字溫度傳感器：外圍元件極少，功耗低、監(jiān)控參數(shù)精度高、可靠性高。但是 價(jià)格高。 熱敏電阻：熱敏電阻具有高穩(wěn)定性、精密、小尺寸、靈敏和價(jià)格低廉等優(yōu)點(diǎn)，每攝氏度可以改變幾百歐姆，適合穩(wěn)定性超過(guò) ℃的系統(tǒng)。但熱敏電阻的電32 阻率是隨溫度的增加而非線性的減少的。這一特性以及窄的溫度敏感范圍 (測(cè)溫范圍為 80～ l50℃ )是這種敏感元件的缺點(diǎn)。 綜合考慮性能，價(jià)格，實(shí)用性，設(shè)計(jì)要求等方面，本文選用熱敏電阻 。 熱敏電阻的性能 熱敏電阻的特性如圖 46 所示，熱敏電阻的阻值 溫度特性曲線是一條指數(shù)曲線熱敏電阻的阻值 溫度特性曲線是一條指數(shù)曲線，非線形度較大，因此在使用時(shí) 要進(jìn)行線形化處理。線形化處理雖然能改善熱敏電阻的特性曲線，但比較復(fù)雜。為此常在要求不高的一般應(yīng)用中，作出在一定的溫度范圍內(nèi)溫度與阻值成線形的假定，以簡(jiǎn)化計(jì)算。 圖 46 熱敏電阻的阻值 溫度曲線 熱敏電阻的應(yīng)用是為了感知溫度，為此給熱敏電阻通過(guò)以恒定的電流，測(cè)量電阻 兩 端就得到一個(gè)電壓，然后就可以通過(guò)下列公式求得溫度： T=T0KVt (41) 其中 T被測(cè)溫度 T0與熱敏電阻特性有關(guān)的溫度參 數(shù) K與熱敏電阻有關(guān)的系數(shù) Vt熱敏電阻兩端的電壓 根據(jù)這一公式，如能測(cè)得熱敏電阻兩端的電壓，再知道參數(shù) T0 和系數(shù) K，則可計(jì)算出熱敏電阻的環(huán)境溫度，也就是被測(cè)的溫度。這樣就把電阻隨溫度的變33 化關(guān)系轉(zhuǎn)化為電壓隨溫度變化的關(guān)系。在 10℃～ 150℃的溫度范圍內(nèi)，阻值與溫度的關(guān)系線形較好，該范圍為有效范圍。在太陽(yáng)能熱水器中熱敏電阻只需檢測(cè)10℃～ 80℃即可，所以在有效溫度范圍內(nèi)。 溫度測(cè)量電路設(shè)計(jì) 熱敏電阻兩端的電壓 VT 是一個(gè)模擬量，要將其轉(zhuǎn)換成 EP2C5F256C6 所能識(shí)別的數(shù)字量就需要使用模數(shù)轉(zhuǎn)換器，通常使用的是 8路 A/D 轉(zhuǎn)換器 ADC0809。溫度測(cè)量的電路如圖 47 所示。 圖 47 溫度測(cè)量電路簡(jiǎn)圖 水位檢測(cè)電路的設(shè)計(jì) 對(duì)于水位的檢測(cè)是采用電導(dǎo)式液位傳感器來(lái)實(shí)現(xiàn)的，并輸出 6位開關(guān)信號(hào)，具有較高的精確度和可靠性。生活中的用水其電阻率約為十分之幾到幾十歐 /米，其電導(dǎo)性足以引起傳感器的輸出變化。 6位開關(guān)量通過(guò)容器壁上的導(dǎo)電電極來(lái)輸出 1 或是 0，并接到 FPGA 的引腳上。在這里液體的電阻應(yīng)遠(yuǎn)小于容器壁漏電阻。不同的開關(guān)位代表不同的水量。水位測(cè)量 電路如圖 48 所示。 上水控制電路的設(shè)計(jì) 上水控制電路的設(shè)計(jì)如圖 49所示，從 EP2C5F256C6的 M16引腳輸出高電平，經(jīng) 74LS06 反向后變?yōu)榈碗娖剑构怆婑詈显?TIL117 內(nèi)部的發(fā)光二極管導(dǎo)通，并使其輸出光敏三極管導(dǎo)通，最后有 MC1416 達(dá)林頓復(fù)合管反向驅(qū)動(dòng) (每片內(nèi)部有7 路林頓復(fù)合管，每路均有二極管保護(hù)電路 )控制功率微型繼電器線圈，從而控34 制其觸電，使電磁閥工作。 加熱控制的電路的設(shè)計(jì) 水溫的加熱是通過(guò)加熱電阻絲來(lái)實(shí)現(xiàn)的，對(duì)于電阻絲這種大功率交流元件， 圖 48水位測(cè)量簡(jiǎn)圖 圖 49上水控制電路 EP2C5F256C6 是不可能通過(guò)自己的引腳來(lái)完成的，而需要通過(guò)功率放大元件利用 220V 的交流電來(lái)實(shí)現(xiàn)對(duì)水溫的加熱，電路如圖 410所示。 4N40 晶閘管是一種可控制其導(dǎo)通的大功率二極管，通過(guò)門極上加入的很小的控制電流即可控制陽(yáng)極和陰極的導(dǎo)通。 35 圖 410加熱控制電路 鍵盤電路的設(shè)計(jì) 設(shè)計(jì)中考慮到鍵盤需要用到 0— 9 共 10 個(gè)數(shù)字鍵，以及實(shí)時(shí)時(shí)間，溫度設(shè)定，水位設(shè)定，自動(dòng)上水時(shí)間設(shè)定，確定鍵和取消鍵共計(jì) 5個(gè)功能鍵。為了防止按鍵抖動(dòng)，本文采用硬件消除法，即在 FPGA 內(nèi)構(gòu)建 JK 觸發(fā)器，保證輸出為矩形波，從而消除前后沿抖動(dòng)。 FPGA 內(nèi)部硬件電路的設(shè)計(jì) FPGA 內(nèi)部硬件電路結(jié)構(gòu) FPGA 內(nèi)部電路的設(shè)計(jì)主要是構(gòu)建處理器系統(tǒng)，在內(nèi)部電路的設(shè)計(jì)中使用了大量的 IP 核；同時(shí)又構(gòu)建了模糊控制器電路。 FPGA 內(nèi)部電路總體結(jié)構(gòu)如圖 411所示。 36 圖 411 FPGA 內(nèi)部電路總體框圖 FPGA 內(nèi)部硬件電路各模塊分析 JTAG UART 核使用 FPGA 內(nèi)嵌的 JTAG 電路，主機(jī)可以通過(guò)下載電纜連接到FPGA 上，主機(jī)可以通過(guò) FPGA 上的 JTAG 引腳來(lái)訪問(wèn) JTAG 電路?？梢酝ㄟ^(guò)主機(jī)的管理軟件來(lái)管理 JTAG 連接，進(jìn)行調(diào)試，并在顯示設(shè)備上顯示字符。 NIOS II 處理器核是一種軟核 CPU，并針對(duì) Altera 的可編程邏輯器件和片上可編程系統(tǒng)的做了相應(yīng)優(yōu)化。作為一種可配置的通用 RISC 處理器，它可以與用戶自定義邏輯結(jié)合構(gòu)成 SOC 系統(tǒng)，并下載到可編程器件中去。 NIOS II 處理器主要用來(lái)進(jìn)行數(shù)據(jù)處理，實(shí)現(xiàn)對(duì)外設(shè)的讀寫訪問(wèn)管理。 PIO(并行輸入輸出 )核提供 AVALON 從端口和通用 I/O 端口之間的寄存器映射接口。智能主機(jī)可以通過(guò)讀 /寫寄存器映射的AVALON 接口來(lái)控制 PIO。使 用 PIO 核可以實(shí)現(xiàn)如下的功能：從開關(guān)或鍵盤輸入采集數(shù)據(jù)；控制顯示設(shè)備；控制 LED；與片外器件通信。 EPCS 控制器允許 NIOS II系統(tǒng)訪問(wèn) EPCS 串行配置器件。使用 EPCS 控制器可以實(shí)現(xiàn)如下的功能：將程序代碼存儲(chǔ)在 EPCS 串行配置器件；將非易失的數(shù)據(jù)存儲(chǔ)在 EPCS 串行配置器件；將FPGA 的配置文件存儲(chǔ)在 EPCS 串行配置器件。 TIME(定時(shí)器 )核提供了基于 AVALON總線的處理器結(jié)構(gòu)，主機(jī)可以通過(guò)訪問(wèn)定時(shí)器的寄存器來(lái)實(shí)現(xiàn)時(shí)間控制。使用定時(shí)器核可以實(shí)現(xiàn)如下的功能：對(duì)定時(shí)器開始，停止和復(fù)位的控制；進(jìn)行定時(shí)模式的選 擇，單次倒計(jì)數(shù)和連續(xù)倒計(jì)數(shù)；定時(shí)器計(jì)數(shù)到零時(shí)的中斷控制，可屏蔽中斷；37 可選的看門狗功能，可使系統(tǒng)復(fù)位；具有周期脈沖發(fā)生器功能，可在定時(shí)器到零時(shí)輸出一個(gè)脈沖。 fuzzy control(模糊控制 )模塊主要是來(lái)構(gòu)建 ROM 查詢電路，它的輸入量是溫度的變化 E 和溫度的變化率 EC，輸出量是控制量 u。它的查詢過(guò)程是： ROM 查詢電路是由溫度的變化 E 和溫度的變化率 EC 構(gòu)成查詢地址，控制量 u 構(gòu)成查詢數(shù)據(jù)。實(shí)時(shí)檢測(cè)溫度的數(shù)據(jù)，當(dāng)溫度發(fā)生變化并且有變大或變小的趨勢(shì)時(shí)，通過(guò)閉環(huán)控制，使輸出量減小這種趨勢(shì)，使溫度維持恒定。 FPGA 內(nèi)部各模塊電路的設(shè)計(jì) FPGA 內(nèi)部電路模塊的設(shè)計(jì)主要是利用免費(fèi)的 IP 軟核進(jìn)行設(shè)計(jì) [49]。 IP軟核 (softcore)：用硬件描述語(yǔ)言寫成，可以是對(duì)設(shè)計(jì)的算法級(jí)描述，或功能級(jí)描述，也可以是僅僅用于功能仿真的行為模擬。軟 IP 核的優(yōu)點(diǎn)是源代碼靈活，可重定目標(biāo)于多種制作工藝，在新功能級(jí)中重新配置。利用打包的 IP 軟核設(shè)計(jì)可以減少設(shè)計(jì)的工作量 [50]，保證模塊的性能，縮短開發(fā)周期。在 FPGA 內(nèi)部電路模塊的設(shè)計(jì)中，依照設(shè)計(jì)需求，使用了大量的 IP 軟核，對(duì)這些 IP核設(shè)計(jì)，主要是進(jìn)行端口，操作模式，內(nèi)部硬件 電路的選用，等性能的配置。 (1)CPU 電路的設(shè)計(jì) CPU 電路是內(nèi)部處理器系統(tǒng)的核心，由它來(lái)實(shí)現(xiàn)對(duì)外圍設(shè)備的讀寫訪問(wèn)，本設(shè)計(jì)的處理器選用 NIOS 處理器。 NIOS 處理器是基于 AVALON 總線的主設(shè)備，在軟件設(shè)計(jì)中，由主設(shè)備發(fā)出讀寫，產(chǎn)生時(shí)序以及其它的控制命令，來(lái)進(jìn)行讀寫操作。對(duì) CPU 電路的設(shè)計(jì)主要是進(jìn)行性能的選用。 CPU 配置電路如圖 312，本設(shè)計(jì)中，選用低性能的 NIOSII/e 處理器，不需要硬件乘法，除法；復(fù)位地址為epcs_controller；異常地址為 onchip_mem。 38 圖 412 CPU電路配置 (2)JTAG UART 電路的設(shè)計(jì) JTAG UART 電路主要用來(lái)實(shí)現(xiàn)主機(jī)與 FPGA 之間的通信，下載程序，調(diào)試應(yīng)用軟件，讀緩沖器的深度設(shè)為 64bytes，寫緩沖器的深度設(shè)為 64bytes。 (3)PIO(溫度 )電路的設(shè)計(jì) PIO 電路的設(shè)計(jì)主要是進(jìn)行端口方向，數(shù)據(jù)位數(shù)的設(shè)置。由于是通過(guò)模數(shù)轉(zhuǎn)換芯片對(duì)溫度進(jìn)行采集，即要對(duì)模數(shù)轉(zhuǎn)換芯片進(jìn)行讀寫操作，故端口方向應(yīng)為雙向口。數(shù)據(jù)的位數(shù)要以實(shí)現(xiàn)的功能為依據(jù)，為以后的擴(kuò)展設(shè)計(jì)預(yù)留一定的空間，則數(shù)據(jù)位數(shù)設(shè)為 8 位。 (4)PIO(水位 )電路的設(shè)計(jì) PIO(水位 )電路主要進(jìn)行水位的檢測(cè)，通過(guò)對(duì) PIO 核進(jìn)行讀寫操作，從而去采集外部水位數(shù)據(jù)信息，故 PIO 端口設(shè)為輸入口；實(shí)際需要數(shù)據(jù)位數(shù)為 6位，考慮以后設(shè)計(jì)預(yù)留，則選取 8 位。 (5)PIO(加水 )電路的設(shè)計(jì) PIO(加水 )電路主要進(jìn)行加水控制，通過(guò)對(duì) PIO 核進(jìn)行寫操作，從而去控制外部設(shè)備，故 PIO 端口設(shè)為輸出口；實(shí)際需要數(shù)據(jù)位數(shù)為 1位，考慮以后設(shè)計(jì)預(yù)留，則選取 8 位。 (6)PIO(加熱 )電路的設(shè)計(jì) 39 PIO(加熱 )電路主要進(jìn)行加熱控制，通過(guò)對(duì) PIO 核進(jìn)行寫操作，從而去控制外部設(shè)備，故 PIO 端口設(shè)為輸出口；實(shí)際需要數(shù) 據(jù)位數(shù)為 1位，考慮以后設(shè)計(jì)預(yù)留，則選取 8 位。 (7)EPCS 電路的設(shè)計(jì) EPCS 電路主要用來(lái)存儲(chǔ)非易失性數(shù)據(jù)，并進(jìn)行系統(tǒng)的升級(jí)。本設(shè)計(jì)采用默認(rèn)設(shè)置。 (8)PIO(顯示 )電路的設(shè)計(jì) PIO(顯示 )電路主要進(jìn)行溫度，水位數(shù)據(jù)的顯示。由于軟硬件速度不一致，所以必須采用鎖存器。顯示時(shí)，要對(duì)位段碼，字段碼，以及鎖存器分別進(jìn)行控制，故 PIO 端口設(shè)為輸出口；數(shù)據(jù)位數(shù)為 14位。 (9)TIME_0 電路的設(shè)計(jì) 開發(fā)軟件提供了 32 位定時(shí)器核用于基于 AVALON 總線的處理器系統(tǒng)，定時(shí)器核具有以下特點(diǎn)：對(duì)定時(shí)器開始，停止 ，和復(fù)位的控制；具有兩種計(jì)數(shù)模式，單次倒計(jì)數(shù)和連續(xù)倒計(jì)數(shù)；具有倒計(jì)數(shù)的周期寄存器；定時(shí)器到計(jì)數(shù)到零時(shí)的中斷是可屏蔽的；具有可選的看門狗功能，可以在定時(shí)器計(jì)數(shù)到零時(shí)使系統(tǒng)復(fù)位；可選的周期脈沖發(fā)生器功能，可以在定時(shí)器計(jì)數(shù)到零時(shí)輸出一個(gè)脈沖；與 32 位和16位的處理器兼容。本設(shè)計(jì)的定時(shí)器主要是實(shí)現(xiàn)定時(shí)與看門狗電路。其中 TIME_0電路主要實(shí)現(xiàn)定時(shí)功能，并能通過(guò)讀寫控制器進(jìn)行控制。 (10)TIME_1 電路的設(shè)計(jì) TIME_1 電路與 TIME_0 電路一樣，主要實(shí)現(xiàn)定時(shí)功能，并能通過(guò)讀寫控制器進(jìn)行控制。電路配置也一樣。 (11)TIME_2 電路的設(shè)計(jì) 在控制系統(tǒng)中，由于某種原因 (如干擾 )使其程序彈飛到一個(gè)臨時(shí)構(gòu)成的死循環(huán)中時(shí)，這時(shí)系統(tǒng)將完全癱瘓。如果操作者在現(xiàn)場(chǎng)，就可以按下人工復(fù)位按扭強(qiáng)制系統(tǒng)復(fù)位，擺脫死循環(huán)。但操作者不能一直監(jiān)視著系統(tǒng)，若采用程序監(jiān)控系統(tǒng)即所謂看門狗電路代替人監(jiān)視系統(tǒng)運(yùn)行，一旦 CPU 掉入死循環(huán)，能及時(shí)發(fā)覺(jué)并使系統(tǒng)復(fù)位。 TIME_2(看門狗 )電路主要用來(lái)監(jiān)控系統(tǒng)，當(dāng)系統(tǒng)出現(xiàn)故障時(shí)，實(shí)現(xiàn)系統(tǒng)復(fù)位操作。 (12)片上 RAM 電路的設(shè)計(jì) 40 片上 RAM 是運(yùn)行程序所需要的，系運(yùn)行中，系統(tǒng)將應(yīng)用程序裝載在 RAM 中。RAM 的配置信息為：數(shù)據(jù)寬度設(shè)為 32 位，整個(gè)存儲(chǔ)器字節(jié)為 131K。 系統(tǒng)的可靠性設(shè)計(jì) 干擾是應(yīng)用系統(tǒng)故障的主要原因之一。應(yīng)用環(huán)境干擾紛雜，因此采用抗干擾措施能有效地提高系統(tǒng)的可靠性。由于干擾對(duì)電路的影響，輕則降低信號(hào)的質(zhì)量，降低電路的穩(wěn)定性，重則破壞電路的正常功能，造成邏輯關(guān)系混亂，控制失靈，影響正常生產(chǎn)，甚至發(fā)生破壞設(shè)備等嚴(yán)重事故。所以，系統(tǒng)抑制干擾能力的強(qiáng)弱直接關(guān)系到系統(tǒng)能