【導讀】主要研究基于VHDL的Led點陣漢字滾動顯示。首先描述了基于現(xiàn)場可編。通過編程、調試、仿真、下載正確地實現(xiàn)了漢字滾動顯示掃描結果，其硬件系統(tǒng)的實驗驗證也獲得了與軟件模擬仿真結論相吻合的結果。

　　

【正文】 需求量往往不大 ,NRE 費用分攤到每個產品上價太高 , 用戶無法接受。而對于可編程器件 PLD (Programmable Logic Device) 正是可以解決上述問題的新型 ASIC, PLD 以其操作靈活、使用方便、開發(fā)迅速、投資風險小等突出優(yōu)點 , 特別適合于產品開發(fā)初期、科研樣品研制或小批量的產品 . FPGA 是一種新型的 PLD, 其除了具有 PLD 的優(yōu)點外 , 其規(guī)模比一般的 PLD 的規(guī)模大。目前 ,Xilinx 推出的 XC4025 可以達到 25000 門的規(guī)模 ,Altera 公 司的 FLEX10K100 系列芯片可達到十萬門的規(guī)模 ,完全可以滿足用戶的一般設計需要。 FPGA 的主要特點是 : 寄存器數(shù)目多 , 采用查找表計數(shù) ,適合時序邏輯設計。 但是互連復雜 , 由于互連采用開關矩陣 ,因而使得延時估計往往不十分準確。 FPGA 也有其自身的局限性 , 其一就是器件規(guī)模的限制 ,其二就是單元延遲比較大。 所以 , 在設計者選定某一 FPGA 器件后 , 要求設計者對器件的結構、性能作深入的了解 , 在體系結構設計時 , 就必須考慮到器件本身的結構及性能 , 盡可能使設計的結構滿足器件本身的要求 . 這樣就增加 了設計的難度。 離開對 FPGA 結構的詳細了解 , 設計人員就不可能優(yōu)化設計。因而設計人員必須了解 FPGA 器件的特性和限制 , 熟悉 FPGA 的結構。 在了解 FPGA 結構特點的基礎上 , 就可以利用 VHDL 語言描寫出高效的電路描述實現(xiàn)性能優(yōu)化的電路。 開發(fā)環(huán)境介紹 Quartus II 是 Altera 公司的綜合性 PLD 開發(fā)軟件，支持原理圖、 VHDL、 VerilogHDL 以及 AHDL（ Altera Hardware Description Language）等多種設計輸入形式，內嵌自有 的綜合器以及仿真器，可以完成從設計輸入到硬件配置的完整 PLD 設計流程。 Quartus II 支持 Altera 的 IP 核，包含了 LPM/MegaFunction 宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設計的復雜性、加快了設計速度。對第三方 EDA 工具的良好支持也使用戶可以在設計流程的各個階段使用熟悉的第三方 EDA 工具。 淮安信息職業(yè)技術學院畢業(yè)設計論文 20 此外， Quartus II 通過和 DSP Builder 工具與 Matl ab/Simulink 相結合，可以方便地實現(xiàn)各種 DSP 應用系統(tǒng)；支持 Altera 的片上可編程系統(tǒng)（ SOPC）開發(fā)，集系統(tǒng)級設計、嵌入式軟件開發(fā)、可編程邏輯設計于一體，是一種綜合性的開發(fā)平臺。 調試與仿真 創(chuàng)建工程 在 Quartus II 中新建一個 VHDL File 文件，將 VHDL 代碼輸入這個文件，并保存到工作目錄，名為 。利用 new preject wizard 工具創(chuàng)建一個工程，工程名為 yz_ok, 頂層文件實體名為 yz_ok，并將上面創(chuàng)建的 文件加入到工程中。 編譯前設置 （ 1）選擇目標芯片。用 assignmemts?settings 命令，彈出 settings 對話 框，選擇目標芯片為 EP2C35F672C8。 圖 51 選擇目標器件 第五章 基于 FPGA 的 LED 點陣 21 （ 2）選擇工作方式，編程方式，及閑置引腳狀態(tài)單擊上圖中的 deviceamp。pin options 按鈕，彈出 deviceamp。pin options 窗口。在 General 項中選中 autorestart configuration after error, 使對 FPGA 的配置失敗后能自動重新配置，并加入 JTAG 用戶編碼。 圖 52 選擇工作方式 淮安信息職業(yè)技術學院畢業(yè)設計論文 22 在 configuration 項中，其下方的 Generate pressed bitstreams 處打勾，這樣就能產生用于 EPCS 的 POF 壓縮配置文件。 在 Configuration 選項頁，選擇配置器件為 EPCS1，其配置模式選擇為 active serial。 圖 53 選擇編程方式 第五章 基于 FPGA 的 LED 點陣 23 在 Unused pins 項，將目標器件閑置引腳狀態(tài)設置高阻態(tài)，即選擇 As input,tristated。 圖 54 設置閑置引腳狀態(tài) 全程編譯 設置好前面的內容之后，就可以進行編譯了。選擇 Processing 菜單中 start pilation，在窗口的下方 processing 欄中顯示編譯信息。 淮安信息職業(yè)技術學院畢業(yè)設計論文 24 圖 55 全程編譯 完成后在工程管理窗口左是角顯示了工程 yz_ok 的層次結構和其中結構模塊耗用的邏輯宏單元數(shù)。此欄的右邊是編譯處理流程，包括數(shù)據(jù)網表建立、邏輯綜合、適配、配置文件裝配和時序分析等。 時序仿真 （ 1）新建一個矢量波形文件，同時打開波形編輯器。設置仿真時間為 50us, 保存波形文件為 。 （ 2）將工程 yzok 的端口信號名選入波形編輯器中，所選的端口 clk,enable及總線 h0 和 h8。設置 clk 的時鐘周期為 2us 占空比為 50%。 第五章 基于 FPGA 的 LED 點陣 25 圖 56 選擇仿真控制 仿真器參數(shù)設置。選擇菜單 Assignment 中的 Settings，在 Settings 窗口下 選擇 Simulator，在右側的 simulation mode 項下選擇 timing，即選擇時序仿真， 并選擇仿真激勵文件名 。選擇 simulation options 欄，確認選定 simulation coverage reporti ng。 毛刺檢測 Glitch detection 為 1ns 寬度 。 選中 Run simulation until all vector stimuli 全程仿真。 現(xiàn)在所有設置進行完畢，在菜單 processing 項下選擇 start simulation，直到出現(xiàn) simulation was successful，仿真結束 。仿真文件 simulation report 通常會自動彈出，否則選擇 processing?simulation report 。 淮安信息職業(yè)技術學院畢業(yè)設計論文 26 圖 57 仿真波形輸出 本章小結 本章主要講述了 FPGA 設計的特點、開發(fā)環(huán)境 Quartus II 的介紹以及調試與仿真的具體步驟 。 第六章 總結與展望 27 第六章 總結與展望 總結 通過對數(shù)字集成電路課程設計的學習，我對 VHDL 語言有了更加深刻的認識。 VHDL 是超高速集成電路的硬件描述語言，它能夠描述硬件的結構、行為與功能。另外， VHDL 具有并發(fā)性，采用自上而下的結構式設計方法，適合大型設計工程的分工合作。在編寫程序的時候，我才發(fā)現(xiàn)能看懂程序和能自 己寫程序是兩個完全不同的概念，自己一開始寫程序時，即便是一個很簡單的功能模塊，在編譯時也可能產生很多錯誤，在不斷的改錯過程中，自己對 VHDL 語言的語法結構有了深刻的理解，對編譯過程中常見的錯誤也有了全面的認識。通過這十三周的課程設計，我在熟悉了基于 FPGA 設計的同時，也學到了很多在學習課本知識時所體會不到的東西。 完成此次設計后，我不僅能對 Quartus II 開發(fā)仿真軟件熟練操作，能達到學以致用，同時還掌握了矩陣鍵盤和 16 16 點陣的工作原理。經過這一過程，我發(fā)現(xiàn)平常的學習在注重理論知識的掌握同時，要加強 實驗環(huán)節(jié)，只有通過不斷地實踐，我們才能把知識掌握的更牢固，理解的更透徹。 展望 通過該系統(tǒng)的研究與設計，不僅使我的專業(yè)理論和實踐得到了很好的結合，也鍛煉了我在遇到難題時獨立思考和解決問題的能力。由于本人項目實際開發(fā)經驗仍然不足，加上設計開發(fā)時間有限等原因，該系統(tǒng)還有一些不足之處。還需要做的后續(xù)研發(fā)和完善工作有： （ 1）對于通信中由于環(huán)境干擾或人為因素造成的數(shù)據(jù)傳輸出錯等問題需要考慮到，并給出有效的解決方法。這些問題的解決需要從硬件抗干擾、軟件抗干擾以及錯誤處理等方面來進行。 （ 2）雖然目前大屏幕單色 LED 顯示屏已經開始在各大公共場合使用，但是彩色 LED 顯示屏由于其良好的畫面感將成為公共場合信息發(fā)布的重要媒介，因此在社會生產、生活各領域中人們對彩色 LED 顯示屏將會有很大的需求。 （ 3）本文所完成的硬件系統(tǒng)是一個基本系統(tǒng)，設計的顯示屏僅為 16x16 點陣，如果加大顯示屏的面積，例如 40x128，則驅動必須加強，必須選擇更大功率的驅動電路。另外，本系統(tǒng)也只提供了 LED 點陣顯示屏的基本功能。以后還可以考慮加入其他功能，如加入溫度顯示 (DBl820)，加入監(jiān)控單元的設計等?；窗残畔⒙殬I(yè)技術學院畢業(yè)設計論文 28 致 謝 29 致 謝 在論文完成之際，我首先 向關心幫助和指導我的指導老師許金星表示衷心的感謝并致以崇高的敬意！。 在論文工作中，遇到了很多的困難，一直得到許金星老師的親切關懷和悉心指導，使我懂得了理論與實踐結合的重要性。許金星老師以其淵博的學識、嚴謹?shù)闹螌W態(tài)度、求實的工作作風和他敏捷的思維給我留下了深刻的印象，我將終生難忘許金星老師的諄諄教誨。再一次向他表示衷心的感謝，感謝他為學生營造的濃郁學術氛圍，以及學習、生活上的無私幫助 ! 值此論文完成之際，謹向許金星老師致以最崇高的謝意 ! 在學校的學習生活即將結束，回顧兩年多來的學習經歷，面對現(xiàn)在的收獲，我感 到無限欣慰。為此，我向熱心幫助過我的所有老師和同學表示由衷的感謝 ! 特別感謝我的師兄以及師姐對我的學習和生活所提供的大力支持和關心 !還要感謝一直關心幫助我成長的室友！ 在我即將完成學業(yè)之際，我深深地感謝我的家人給予我的全力支持！ 最后，衷心地感謝在百忙之中評閱論文和參加答辯的各位老師、教授 ! 淮安信息職 業(yè)技術學院畢業(yè)設計論文 30 參考文獻 31 參考文獻 .綜合電子設計與實踐 .清華大學出版社，第 2 版 .20xx 年 9 月 。 .EDA 實用技術及應用 .國防工業(yè)出版社， 20xx 年； ，基于 QuartusII 的 FPGA/CPLD 數(shù)字系統(tǒng)設計實例 .電子工業(yè)出版社，20xx； .CPLD/FPGA 常用模塊與綜合系統(tǒng)設計實例精講 .電子工業(yè)出版社， 20xx。 .EDA 工程概論 .清華大學出版社 ,20xx 年 . .CPLD/ FPGA 的開發(fā)與應用 .電子工業(yè)出版社 ,20xx 年 . .FPGA 原理、設計與應用 .天津大學出版社 ,1999 年 . .VHDL 編程與仿真 .人民郵電出版社 ,20xx 年 . ，黃繼業(yè) .EDA 技術實用教程 .第 3 版 .科學出版社 ,20xx .CPLD/FPGA 可編程邏輯器件應用與開發(fā) .國防工業(yè)出版社 ,20xx ,安德寧 .數(shù)字邏輯設計與 VHDL 描述 .機械工業(yè)出版社 ,20xx ,陳恒 ,順敏 .可編程邏輯器件與數(shù)字系統(tǒng)設計 .上海大學出版社 ,20xx ，翁木云 .FPGA 設計及應用 .西安電子科技大學出版社， 20xx ，張皓，唐振中 .FPGA 應用開發(fā)從實踐到提高 .中國電力出版社， 20xx ，楊吉斌 .數(shù)字系統(tǒng)設計與 Verilog ， 20xx .電子設計自動化（ EDA）教程 .成都電 子科技大學出版社， 20xx ，陳美金 .VHDL 程序設計 .清華大學出版社， 20xx淮安信息職業(yè)技術學院畢業(yè)設計論文 32