【導(dǎo)讀】長期以來電力系統(tǒng)網(wǎng)絡(luò)損耗問題比較突出，而無功補(bǔ)償是。降低線損的有效手段。隨著電力系統(tǒng)負(fù)荷的增加，對(duì)無功功率的需求也日。在電網(wǎng)中的適當(dāng)位置裝設(shè)無功補(bǔ)償裝置成為滿足電網(wǎng)無功需求的。簡單介紹了目前無功補(bǔ)償研究的現(xiàn)狀，探討無功補(bǔ)償?shù)脑聿?duì)主要。補(bǔ)償方式的智能低壓無功補(bǔ)償裝置的研究任務(wù)。化系統(tǒng)軟件設(shè)計(jì)。系統(tǒng)以Atlmega64處理器為控制核心，采用功率因數(shù)控。缺點(diǎn)，并設(shè)有多種保護(hù)措施，保護(hù)系統(tǒng)可靠、穩(wěn)定運(yùn)行。好的人機(jī)接口和通訊接口，使用方便。

　　

【正文】 感器 [17]，該系列電流互感器采用環(huán)氧樹脂灌封結(jié)構(gòu)，輸入線圈為內(nèi)置式，次級(jí)引線引出，安裝迅速、使用方便，體積小，精度高，電壓隔離能力強(qiáng)、安全可靠。 互感器電流比為 5A/5mA，次級(jí)電路不允許開路使用，使用時(shí)初級(jí)線圈應(yīng)串聯(lián)于被測電流回路中。 考慮電流通道的 ADC 輸入電壓的參數(shù)，互感器副邊取樣電阻為： 0 .1 / 5 2 0R V m A? ? ? () 采樣電阻阻值選擇為 20Ω。輸入信號(hào)電平抬升采用芯片內(nèi)部 REFOUT引腳提供的 電壓。 電壓電流輸入電路中電阻 和電容 構(gòu)成了抗混疊濾波器，安徽工程大學(xué)學(xué)士學(xué)位論文 無功 補(bǔ)償裝控制器硬件電路設(shè)計(jì) 31 其結(jié)構(gòu)和參數(shù)要講究對(duì)稱，并采用溫度性能較好的元器件，從而使電路達(dá)到良好的濾波，抗干擾作用， 并保證電能表獲得良好的溫度特性。 ATT7022A 與單片機(jī)的接口 ATT7022A 與單片機(jī)有 6 條連線，其中四條為 SPI 接口線 :CS、 SCK、DIN、 DOU，一條 ATT7022A 的復(fù)位控制線 RESET，一條握手信號(hào)線 SIG。ATT7022A 的數(shù)據(jù)寫入與讀出采用四線制的 SPI 總線方式，軟件編程考慮采取 I/O 口模擬 SPI 總線時(shí)序的方式，所以 ATT7022A 的四條 SPI 總線連接到CPU的任意四個(gè)雙向的 I/O 口就可以了。 ATT7022A 的復(fù)位信號(hào)線和與 CPU之間的握手信號(hào)線直接接到 CPU 的雙向 I/O 口。 接線如圖 所示。ATT7022A 和 CPU 的工作電壓都是 5V，不存在電平不兼容問題。 D I N7 0 2 2 （ 從 ）M C U ( 主 )C SD I NI / OS C L KD O U TD O U TS C L K 圖 ATT7022A 與 CPU 連接圖 SPI 應(yīng)用時(shí)應(yīng)注意： SPI 通訊連線應(yīng)盡可能短，為了減小干擾，可以在 SPI 信號(hào)線上串聯(lián)一個(gè) 10? 電阻并在信號(hào)輸入端加一個(gè)去耦電容，這樣電阻電容構(gòu)成一個(gè)低通濾波器，從而可以消除接收信號(hào)的高頻干擾。注意 CS、 SCLK、 DIN所串電阻和所并電容要盡量靠近芯片， DOUT 所串電阻和所并電容要盡量靠近單片機(jī)。 單片機(jī)對(duì) SIG 信號(hào)或其狀態(tài)進(jìn)行監(jiān)控。 SIG 信號(hào)是用來通知外部安徽工程大學(xué)學(xué)士學(xué)位論文 無功 補(bǔ)償裝控制器硬件電路設(shè)計(jì) 32 MCU 的一個(gè)握手信號(hào)。 ATT7022A 上電復(fù)位或者異常原因重新啟動(dòng)時(shí)， SIG將變?yōu)榈碗娖?。?dāng)外部 MCU 通過 SPI 寫入較表數(shù)據(jù)后， SIG 將立即變?yōu)楦唠娖健? 為了在上電和單片機(jī)復(fù)位后， ATT7022A 能與單片機(jī)同步工作，ATT7022B 的同步信號(hào)由單片機(jī)控制，復(fù)位過程為 RESET 信號(hào)保持大于20uS 低電平，芯片復(fù)位，此時(shí) SIG 輸出高電平，然后單片機(jī)將 RESET 信號(hào)拉高，大約經(jīng) 500uS 左右， ATT7022A 完成初始化， SIG 輸出低電平信號(hào)，此后才能進(jìn)行 SPI 操作 。在 ATT7022A 的 RESET 端口處接 的去耦電容，增強(qiáng)其抗干擾能力。 A 相電壓零點(diǎn)檢測單元 為了防止在控制器投切電容器組時(shí)產(chǎn)生涌流，應(yīng)該合理選擇投切電容器組時(shí)的相電壓的電角度，這就要求控制器具備檢測電網(wǎng)電壓電角度的功能。本控制器采用檢測 A 相電壓過零點(diǎn)的辦法來檢測電網(wǎng)電壓過零點(diǎn)。電路原理圖如圖 所示。 圖 A 相電壓過零檢測電路 當(dāng) A 相電壓為正值時(shí)，通過限流電阻使得光電隔離器的原邊發(fā)光二極管流有合適的電流而發(fā)光，副邊的三極管結(jié)構(gòu)因?yàn)?B 極的受到光照而使得C 極和 E 極導(dǎo)通，導(dǎo)通阻抗接 近零，使得副邊 PG1 處被拉為低電平，從而安徽工程大學(xué)學(xué)士學(xué)位論文 無功 補(bǔ)償裝控制器硬件電路設(shè)計(jì) 33 使得 CPU 的 PG1 口為低電平， CPU 通過檢測 PG1 口的電平狀態(tài)便可以知道當(dāng)前電網(wǎng) A 相的電壓處于正半周還是負(fù)半周，并且可以通過檢測 PG1 口的電平跳變來檢測電網(wǎng) A 相的過零點(diǎn)位置。 圖中的二極管 D5 和穩(wěn)壓管 D2 是防止在 A 相電壓為負(fù)值時(shí)，使光電隔離器承受過高的反向電壓損壞而設(shè)計(jì)的。 采用該方法檢測電網(wǎng)過零點(diǎn)的最大優(yōu)點(diǎn)就是電路簡單、隔離效果好，缺點(diǎn)是過零點(diǎn)檢測存在延遲，并且不夠準(zhǔn)確，尤其是電網(wǎng)中諧波含量較高時(shí)誤差較大。雖然該方法存在上述缺點(diǎn)，但是能夠滿足控制器的要求。 A 相電壓信號(hào)調(diào)理單元 控制器的設(shè)計(jì)要求有電網(wǎng)諧波分析功能，為了簡化設(shè)計(jì)，控制器只采集 A 相電壓信號(hào)并進(jìn)行諧波分析。該部分的電路原理圖如圖 所示。 (a) 電壓信號(hào)調(diào)理部分 （ b） 參考電壓發(fā)生電路 圖 A 相電壓信號(hào)調(diào)理電路 圖中 UA+與 UA取自前文論述過的 A 相電壓輸入通道互感器的副邊。采取差分輸入方式。該部分的與電網(wǎng)隔離功能主要由互感器完成。為簡化系統(tǒng)電源的設(shè)計(jì)，該電壓信號(hào)調(diào)理電路部分的運(yùn)算放大器采用可以單電源工作的運(yùn)放。如果直接將互感器的輸出接到運(yùn)放的輸入，那么由于運(yùn)放是單電 源工作的，調(diào)理后運(yùn)放的輸出信號(hào)的負(fù)半波將被削掉，因此需要在運(yùn)安徽工程大學(xué)學(xué)士學(xué)位論文 無功 補(bǔ)償裝控制器硬件電路設(shè)計(jì) 34 放的輸入部分額外加入直流的抬升電壓。該部分電路的輸出供給 CPU 的A/D 轉(zhuǎn)換器使用，為了合理使用 A/D 的量程，采用 + 的直流抬升電壓。該抬升電壓的產(chǎn)生由專用的精密電壓源 來實(shí)現(xiàn)，其原理圖如圖 所示。 電容狀態(tài)檢測單元 控制器在每次進(jìn)行投切電容器組動(dòng)作之前，都應(yīng)該檢測當(dāng)前系統(tǒng)中所有電容器組的投切狀態(tài)，即當(dāng)前電容器組是投入到電網(wǎng)中運(yùn)行還是從電網(wǎng)中切除，為本次的電容器組投切動(dòng)作做參考。該部分電路原理圖如圖 所示。圖中包 含兩個(gè)電容器組的狀態(tài)檢測。 圖 電容狀態(tài)檢測電路 電容狀態(tài)檢測主要是通過檢測電容上電壓來完成的。以檢測第一個(gè)電容器的狀態(tài)為例，當(dāng)電容器投入到電網(wǎng)中運(yùn)行時(shí)，電容器上有電壓，當(dāng)電壓處在正半周時(shí)，通過限流電阻 R69 使得光電隔離器的 4 腳之間的發(fā)光二極管發(fā)光， 2 腳之間的發(fā)光二極管不發(fā)光，那么副邊的 1 14 腳之間安徽工程大學(xué)學(xué)士學(xué)位論文 無功 補(bǔ)償裝控制器硬件電路設(shè)計(jì) 35 的等效三極管導(dǎo)通，而 1 16 腳之間的等效三極管不導(dǎo)通，圖中 Cl 處被拉低為低電平。當(dāng)電壓處在負(fù)半周時(shí)，光電隔離器的 2 腳之間的發(fā)光二極管發(fā)光， 4 腳之間的發(fā)光二極管不發(fā)光，那么副邊的 1 16 腳之間的等效三極管導(dǎo)通，而 1 14 腳之間的等效三極管不導(dǎo)通，圖中 Cl 處被拉高為高電平，這樣，在電容器接入電網(wǎng)中時(shí)， C 處便會(huì)有 50Hz 的方波，而當(dāng)電容器從電網(wǎng)中切除后， Cl 處便沒有交變的方波，為了防止電容沒有電壓即輸入端沒有輸入電壓時(shí) Cl 的電平狀態(tài)不穩(wěn)定，在與 Cl 相連 CPU 的 I/O加有上拉電阻。 Cl 直接接到 CPU 的 I/O 口，通過檢測該 I/O 口的狀態(tài)便可以知道當(dāng)前電容器的狀態(tài)了。 數(shù)據(jù)存儲(chǔ)單元 控制器除了能夠根據(jù)電網(wǎng)有功功率和無功功率狀況進(jìn)行電容器組的投切之外，還要求具有一定的數(shù)據(jù)記錄功能，包括 系統(tǒng)默認(rèn)參數(shù)的存儲(chǔ)，用戶設(shè)定參數(shù)的存儲(chǔ)，系統(tǒng)故障狀態(tài)的存儲(chǔ)以及電網(wǎng)參數(shù)包括電壓、電流、功率因數(shù)等的定時(shí)存儲(chǔ)功能，還包括電容的投切次數(shù)、電容的投入率、電網(wǎng)最大電壓、最大電流等。數(shù)據(jù)記錄時(shí)效最長為 180 天， 180 天后新的數(shù)據(jù)將對(duì)前面的數(shù)據(jù)進(jìn)行覆蓋，采取時(shí)間上先存儲(chǔ)的數(shù)據(jù)先被覆蓋的原則。顯然，需要存儲(chǔ)的數(shù)據(jù)量很大，并且要求在系統(tǒng)斷電的情況下存儲(chǔ)的數(shù)據(jù)不能丟失?？刂破髦写鎯?chǔ)器采用了 ATMEL 公司的大容量串行 EEPROM 存儲(chǔ)器 AT24C512，并且采取在 IIC 總線上掛接多個(gè)芯片的方式以增加系統(tǒng)容量，這種一個(gè)總線下掛接 多個(gè)芯片的方式比采用一片更大容量芯片的方式要靈活一些。電路原理圖如圖 所示。 AT24C512 是容量為 64KB 的串行電可擦除的可編程存儲(chǔ)器，通訊速度最大可達(dá) 1MHz，內(nèi)部有 512 頁，每一頁為 128 字節(jié)，任一單元的地址為安徽工程大學(xué)學(xué)士學(xué)位論文 無功 補(bǔ)償裝控制器硬件電路設(shè)計(jì) 36 16 位，地址范圍為 0000— 0FFFFH，可以重復(fù)擦寫 10 萬次，數(shù)據(jù)保存時(shí)間大于 40 年。該芯片采取貼片式封裝，具有結(jié)構(gòu)緊湊、存儲(chǔ)容量大、數(shù)據(jù)保存時(shí)間長等特點(diǎn)，并且可以在一個(gè) IIC 總線上掛接 4 片芯片，特別適用于具有大容量數(shù)據(jù)存儲(chǔ)要求的系統(tǒng)中。 圖 系統(tǒng)數(shù)據(jù)存儲(chǔ)模塊 AT24C512 的 SCL 和 SDA 為 IIC 總線協(xié)議的時(shí)鐘線和數(shù)據(jù)線，分別與IIC 總線主設(shè)備的時(shí)鐘線和數(shù)據(jù)線相連。 Atmega64 具有硬件的兩線串行接口 TWI，兼容 IIC 總線，因此 AT24C512 的 SCL和 SDA 分別連接到 Atmega64的 TWI 接口的時(shí)鐘線和數(shù)據(jù)線。芯片的 WP 腳用于數(shù)據(jù)保護(hù)，當(dāng)該腳接低電平時(shí)，允許對(duì)芯片進(jìn)行讀和寫操作，當(dāng)該腳接高電平時(shí)，只允許對(duì)芯片進(jìn)行讀操作而不允許對(duì)其進(jìn)行寫操作，以保護(hù)芯片內(nèi)的數(shù)據(jù)。芯片的 A0 與Al 腳用來確定自身在 工 IC 總線上的硬件地址。當(dāng)一個(gè) 工 IC 總線上掛接多個(gè)設(shè)備時(shí)，各個(gè)設(shè)備之 間是通過設(shè)備的硬件地址來區(qū)分的。 AT24C512 的二進(jìn)制硬件地址格式如圖 所示。 安徽工程大學(xué)學(xué)士學(xué)位論文 無功 補(bǔ)償裝控制器硬件電路設(shè)計(jì) 37 1 0 1 0 0 A1 A0 R/W MSB LSB 圖 AT24C512 的二進(jìn)制硬件地址格式 該地址中前 5 位是固定的，不可更改，通過改變芯片 Al 和 A0 兩個(gè)管腳的電平狀態(tài)改變圖 設(shè)備二進(jìn)制硬件地址中的 Al、 A0 位以改變設(shè)備自身的硬件地址，實(shí)現(xiàn) IIC 總線主機(jī)對(duì)不同從設(shè)備的區(qū)分。 R/W 位表示對(duì)芯片的讀操作和寫操作，對(duì)于同一片芯片來說，對(duì)它的讀操作和寫操作的地址是不一樣，它們的地址相差 1。圖中的電阻 R85 和 R86 作為總線上拉電阻，這是 IIC 總線硬件要求的。 IIC 總線為了便于在一個(gè)總線上掛接多個(gè)設(shè)備，硬件設(shè)計(jì)成開漏輸出形式，這要求總線上需要額外增加上拉電阻。 實(shí)時(shí)時(shí)鐘電路 系統(tǒng)電容器組動(dòng)作參數(shù)存儲(chǔ)、大量電網(wǎng)數(shù)據(jù)的存儲(chǔ)等都要求有時(shí)間參數(shù)，否則記錄參數(shù)將沒有意義。一個(gè)高精度的時(shí)鐘基準(zhǔn)源對(duì)于控制器來說成為必須。本系統(tǒng)的實(shí)時(shí)時(shí)鐘選用 AMI8563，其原理圖如圖 所示。 圖 系統(tǒng)時(shí)鐘電路 AMI8563 是低功耗的 CMOS 實(shí)時(shí)時(shí)鐘 /日歷芯片，提供一個(gè)可 編程時(shí)鐘輸出，一個(gè)中斷輸出和掉電檢測器，所有的地址和數(shù)據(jù)通過 IIC 總線接口安徽工程大學(xué)學(xué)士學(xué)位論文 無功 補(bǔ)償裝控制器硬件電路設(shè)計(jì) 38 串行傳遞。最大總線速度為 400Kbits/s，每次讀寫后，內(nèi)嵌的字地址寄存器會(huì)自動(dòng)產(chǎn)生增量。 AMI8563 主要特性如下 : 低工作電流 :典型值為 (VDD=， T=25176。C 時(shí) )。 大工作電壓范圍 : ~。 年、月、日、星期、時(shí)、分、秒的 BCD 碼輸入 /輸出。 可編程時(shí)鐘輸出頻率為 :， 1024Hz， 32Hz， 1Hz。 具有報(bào)警和定時(shí)器功能。 具有片內(nèi)掉電檢測器。 內(nèi)部集成的振蕩 器電容。 片內(nèi)電源復(fù)位功能。 串行 IIC 總線接口， IIC 總線從地址 :讀， OA3H。寫， OA2H。 AMI8563 的 SCL 和 SDA 為 IIC 總線協(xié)議的時(shí)鐘線和數(shù)據(jù)線，分別與IIC 總線主設(shè)備的時(shí)鐘線和數(shù)據(jù)線相連。在本系統(tǒng)中， AMI8563 與三片AT24C512 一起掛接在 Atmega64 的 TWI 總線上，公用總線上拉電阻。芯片內(nèi)已經(jīng)集成了振蕩器電容，所以，直接給芯片外接 的時(shí)鐘晶體振蕩器就可以了。圖中 D18 和 D19 兩個(gè)肖特基二極管用來完成芯片供電電源從系統(tǒng)主電源到電池供電切換。當(dāng)系統(tǒng)掉電后，系統(tǒng)電壓 VCC 跌落，當(dāng)VCC 電壓低于電池電壓時(shí)， D19 截止 ， D20 導(dǎo)通， AMI8563 供電電壓由系統(tǒng)電壓切換至電池供電，保證系統(tǒng)斷電后實(shí)時(shí)時(shí)鐘仍能準(zhǔn)確計(jì)時(shí)。 液晶顯示和鍵盤電路 為方便用戶使用，便于設(shè)定系統(tǒng)的運(yùn)行參數(shù)，為控制器設(shè)計(jì)了良好的人機(jī)界面，包括 128 64 點(diǎn)陣的大屏幕液晶顯示器和鍵盤以及發(fā)光二極管。安徽工程大學(xué)學(xué)士學(xué)位論文 無功 補(bǔ)償裝控制器硬件電路設(shè)計(jì) 39 系統(tǒng)的運(yùn)行狀態(tài)和各個(gè)運(yùn)行參數(shù)以滾屏的方式實(shí)時(shí)的顯示在屏幕上，便于監(jiān)控系統(tǒng)運(yùn)行，接線原理圖如圖 所示。 圖 液品顯示和鍵盤電路原理圖 中文液晶屏模塊采用 LG128643SLY/SDY，該 液晶模塊可實(shí)現(xiàn)漢字、AS