【導(dǎo)讀】師的指導(dǎo)下進(jìn)行的研究工作及取得的成果。盡我所知，除文中特別加。均已在文中作了明確的說明并表示了謝意。不包含任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫的成果作品。究做出重要貢獻(xiàn)的個(gè)人和集體，均已在文中以明確方式標(biāo)明。全意識(shí)到本聲明的法律后果由本人承擔(dān)。同意學(xué)校保留并向國(guó)家有關(guān)部門或機(jī)構(gòu)送交論文的復(fù)印件和電子版，涉密論文按學(xué)校規(guī)定處理。合國(guó)家技術(shù)標(biāo)準(zhǔn)規(guī)范?？删幊踢壿嬈骷LD具有高性能、低成本、低功耗、體積小和可靠性高的特性。因此，廣泛使用PLD器件是非常適合提高我國(guó)電子產(chǎn)品性。在此情況下，PLD的解析技術(shù)應(yīng)運(yùn)而生了?；炯寄埽莆誔LD技術(shù)，建立數(shù)字系統(tǒng)概念。，利用PLD內(nèi)部的邏輯機(jī)構(gòu)可以實(shí)現(xiàn)任何布爾表達(dá)式或者寄存器函數(shù)。③對(duì)于PLD產(chǎn)品的開發(fā)必須了解其開發(fā)軟件和開發(fā)流程，了解PLD的內(nèi)部結(jié)構(gòu)。②學(xué)習(xí)研究電子電路的特點(diǎn)，了解PLD的設(shè)計(jì)步驟。掌握PLD需要了解兩個(gè)部分：PLD軟件和PLD本身。理解數(shù)制和編碼，PLD工作原理和器件的應(yīng)用個(gè)特點(diǎn)。

　　

【正文】 算器 在其最廣泛的意義上 來 說，計(jì)算機(jī)是一種裝置，可以接受來自外界的信息，處理信息使用邏輯和 /或數(shù)學(xué)運(yùn)算 ，并基于處理結(jié)果作出決定， 最終 把 處理的信息 以 新的形式 返回到 外部世界 中 。 形成 計(jì)算機(jī)系統(tǒng)的主要 元 素是 它的 中央處理單元（ CPU），它的 存儲(chǔ)設(shè)備（ ROM 和 RAM）用于存儲(chǔ)程序（指令序列）和數(shù)據(jù)，而且它的輸入 /輸出（ I / O）的端口是用來與外界溝通。 CPU 是 整個(gè)電腦的腦子， 因?yàn)檫@是所有的數(shù)字運(yùn)算和決策 被 執(zhí)行 的地方 。 只讀存儲(chǔ)器（ ROM）以 硬編碼 的內(nèi)容 作為 建設(shè)的 部分 ；通過 比較，在隨機(jī)存取 存儲(chǔ)器 （ RAM）中，你可以加載新值到其中 ，讀 完 這些值后再 返回 。 所謂 “巴士 ”是指一個(gè)函數(shù)組的信號(hào)進(jìn)行類似的信息并執(zhí)行共同的 功能 。 實(shí)際上一臺(tái) 電腦利 用三輛巴士被稱為控制總線，地址總線和數(shù)據(jù)總線。 CPU 把 地址總線 用于 “點(diǎn) ”到系統(tǒng)的其他組件 ； 它使用控制總線 來 表明它是否希望 “講 “（輸出 /寫 /數(shù)據(jù)傳輸）或 ”聽 “（輸入 /讀 /接收數(shù)據(jù)） ； 以及它使用數(shù)據(jù)總線 在它之間來回 傳遞信息和其他組件。 我們的虛擬電腦配備有一個(gè) 8 位寬 的 數(shù)據(jù)總線和 一個(gè) 地址總線 ，其 16 地址總線指向 216 = 65536 個(gè)不同的內(nèi)存位置，它的編號(hào) 在 十進(jìn)制 中從 0 至 65,535?；?在 十六進(jìn)制 中從 0000 至 FFFF， 本文對(duì) 二進(jìn)制和十六進(jìn)制 的概念 簡(jiǎn)要 進(jìn)行了 介紹。 一旦我們 對(duì)一般用途的電腦構(gòu)思了自己的想法， 下一個(gè)步驟是 想些和它有關(guān)的東西 。 事實(shí)上有以百萬計(jì)的任務(wù) 可以 分配給計(jì)算機(jī)，但這里 我們 感興趣的 應(yīng)用 是一個(gè)簡(jiǎn)單的計(jì)算器。 那么，它 消耗了什么來 強(qiáng)制電腦 扮演 一個(gè)計(jì)算器的 角色 ？ 有一點(diǎn)我們需要的是某種形式的 用戶界面，這將使我們現(xiàn)有的數(shù)據(jù) 呈現(xiàn)在電腦上， 并 在電腦中 查看結(jié)果（圖 1）。 圖 該計(jì)算器的用戶界面主要包括按鈕和 一 些顯示類型 。 每個(gè)按鈕都有一個(gè)唯一的 與它相關(guān)的 二進(jìn)制代碼，而這代碼 當(dāng) 該按鈕被按下 時(shí) 將被提交到計(jì)算機(jī)的輸入端口。 與此同時(shí)， 電腦輸出端 之一可用于驅(qū)動(dòng)界面 的 顯示部分。 一個(gè)簡(jiǎn)單的測(cè)試案例 此 刻我們要?jiǎng)?chuàng)造我們自己的方案，但在我們開始之前，我們要明白，計(jì)算機(jī)存儲(chǔ)和處理數(shù)據(jù) 使用 二進(jìn)制數(shù)字系統(tǒng)，其中只有兩個(gè)數(shù)字： 0 和 1。一根線（或寄存器 位 /記憶體元件）可以用來表示兩個(gè)不同的值：二進(jìn)制 0 或 1； 兩條線可以代表四個(gè)值：二進(jìn)制 00， 01， 10和 11； 三 條 線可以代表 八個(gè)值：二進(jìn)制 000， 001， 010， 011 ， 100， 101， 110， 111，等等。 由于我們的虛擬電腦有一個(gè) 8 位數(shù)據(jù)總線，這可以用來表示 256 個(gè)不同的二進(jìn)制值，以指示十進(jìn)制 中 編號(hào)從 0 到 255 或二進(jìn)制 中 ％ 00000000 到 ％ 11111111（其中 “％ ”符號(hào) 用于指示一個(gè)二制值） 。 問題是 就 0 秒 或 1 秒 的 長(zhǎng)串 而言 , 人們 往往難 以思考 。 因此，當(dāng)電腦工作的，我們往往更 喜歡十六進(jìn)制數(shù)字系統(tǒng)，其中包括 16 位數(shù)字： 0 到 9 和 A到 F，如圖 3 所示。 圖 在這種情況下，我們使用 “$”字符表示十六進(jìn)制值。每個(gè)十六進(jìn)制數(shù)字直接映射到 4 個(gè)二進(jìn)制數(shù)字（當(dāng)然，反之亦然 ） 。 這就解釋了為什么我們前面提到過，我們 的 16 位地址總線可以用來指向 216 = 65536 個(gè)不同的內(nèi)存位置， 就 是十六進(jìn)制 中 編號(hào)從 $0000 至 FFFF。 累加器 (ACC)和狀態(tài)寄存器 (SR) 在我們首先投入爭(zhēng)論之前還有很多東西我們需要知道 。 在 其他事項(xiàng) 中 ，我們的 CPU包含兩個(gè) 8 位寄存器 ,其 稱為 累加 (ACC)和 狀態(tài)寄存器 (SR)。 （在 這種情況下，術(shù)語 “寄存器 ”是指一組元素的內(nèi)存， 每個(gè)元素 可存儲(chǔ)一個(gè)單一的二進(jìn)制數(shù)字。） 正如其名稱 所示 ， 累加器處在 CPU 聚集的地方 ，或 “積累 ”，中間結(jié)果。 在 狀態(tài)寄存器的情形下 ，它的每一個(gè)位稱為一個(gè)狀態(tài)位，但他們也常被稱為 狀態(tài)標(biāo)志 或條件 代碼 ，因?yàn)?它們有助于信號(hào)（標(biāo)志），某些條件 已經(jīng) 發(fā)生。 我們 因?yàn)槔绦虻哪康?只關(guān)注 進(jìn)位 (C)的 標(biāo)志。 由于我們有時(shí)想 從內(nèi)存 裝載狀態(tài)寄存器（或存儲(chǔ)它 ），它通常是把這 個(gè)寄存器當(dāng)作和 數(shù)據(jù)總線 一樣有相同的寬度 （ 我們虛擬的系統(tǒng)在 8 位的情況下）。然而，我們的 CPU只有 5 個(gè)狀態(tài)標(biāo)志，它占據(jù)了 狀態(tài)寄存器的 5 個(gè)最低有效位。 這意味著，這三個(gè)最重要的寄存器位只存在于 我們的想像，所以 它 們不存在的內(nèi)容，根據(jù)定義 是未定義的 。 程序 針對(duì)本文 的目的，我們將創(chuàng)建一個(gè)簡(jiǎn)單的程序，首先清除計(jì)算器的 主顯示屏 ，然后循環(huán)等待我們 去點(diǎn)擊一個(gè) 或鍵盤上的按鈕。 如果任何一個(gè)按鈕是 “0”到 “9”或 “A”到 “F”的一部分，我們將這些值 顯示 在 主顯示屏上。 讓我們一步一步 進(jìn)行 程序 編 碼。 我們首先要做的是 生成一些 常數(shù)標(biāo)簽 并把它們聯(lián)系到某些使用的值 。 在 這個(gè) 程序案 例中 ， CLRCODE 標(biāo)簽與十六進(jìn)制值 10 聯(lián)系在一起 ，這是一個(gè)特殊的代碼， 它 將清除計(jì)算器主顯示屏 。 相比之下， MAINDISP 標(biāo)簽與十六進(jìn)制值 $F031 聯(lián)系在一起 ，這恰好是驅(qū)動(dòng)計(jì)算器主 顯示屏的 輸出端口 的地址 。 同樣， KEYPAD 標(biāo)簽 與 十六進(jìn)制值 $F011 聯(lián)系在一起 ，這是輸入端口 的地址 ,它 連接到計(jì)算 器的小型鍵盤 。 （請(qǐng)注意， 每個(gè)正確的 “＃ ”字符被 視為 注釋，因此被 匯編 機(jī) 忽略了。） EQU指令后，我們看到 一條 ORG（ “起源 ”）語句， 在我們 的程序中 我們用 來 指定 $4000為 起始地址 。 （我們用 $4000 的原因是 這是 DIY計(jì)算器 的虛擬 RAM 中的 第一個(gè)地址。當(dāng)我們運(yùn)行程序 時(shí) ， DIY計(jì)算器 將 自動(dòng)啟動(dòng)這個(gè)地址。） 接下來，我們使用 了一條 LDA（ “負(fù)載累加器 ”）指令 去 加載 特殊的清除代碼到 累加器中， 然后我們用一 條 STA（ “存儲(chǔ)累加器 ”）指令 去 復(fù)制此值到主顯示屏，從而清除它。 現(xiàn)在，我們發(fā)現(xiàn)自己 處在 回路地址標(biāo)簽，這是我們要等待點(diǎn)擊一個(gè)用戶 的地方 。 這里 有很多 事情我們需要 去理解 。 首先，我們的虛擬計(jì)算 器 的前板包含一個(gè) 8 位寄存器。 默認(rèn)情況下，該寄存器 載有一個(gè)虛擬值 $FF。 當(dāng)我們點(diǎn)擊 小型鍵盤上的 一個(gè)按鈕， 一個(gè) 代碼 隨之被載入到寄存器中 。 當(dāng) CPU從連接到 小型鍵盤的 輸入端口 讀取時(shí) ，它實(shí)際上 在 該寄存器 外 讀值。 此外，執(zhí)行 讀時(shí)會(huì) 自動(dòng)重新加載 寄存器到 默認(rèn) 值 $FF。 最后但不 是不 重要的，十六進(jìn)制代碼相關(guān)聯(lián)的 “0”到 “9”和 “A”到 “F”鍵 是 和 $00 到 $09 和 $0 到 $ 0F 有 分別。 當(dāng)我們到達(dá)循環(huán)標(biāo)簽，我們使用 一條 LDA（ “負(fù)載累加器 ”）指令 從指向 KEYPAD 標(biāo)簽的 內(nèi)存位置 來加載 累加器。 正如我們以前所指出的，這是 連接到計(jì)算器小型鍵盤的輸入端口的地址。 接下來，我們使用一 條 CMPA（ “比較累加器 ”）指令來比較累加器 的內(nèi)容和 $0F 的值。 如果累加器 的 值較大， 進(jìn)位 (C)的 狀態(tài) 標(biāo)志將被載 入 1； 這意味著用戶點(diǎn)擊一個(gè)按鈕，其代碼高于 $0F， 是 我們不希望發(fā)生的事情 。 因此，如果用戶點(diǎn)擊一個(gè) 在 “0”到 “9”或 “A”到 “F中的按鈕 ， JC（ “跳 出 如果 進(jìn)位 ”）指令將返回程序到循環(huán)標(biāo)簽，等待另一鍵。 否則，我們使用一 條 STA（ “存儲(chǔ)累加器 ”） 指令去 復(fù)制代碼到主顯示 屏 ，然后用一 條 JMP（ “無條件跳 出 ”）指令使我們回到 循環(huán) 標(biāo)簽，等待另一鍵。 該 程序 的最后陳述是一個(gè) 結(jié)尾 ，毫不奇怪， 它 通知 匯編機(jī)這里的 任務(wù) 完成了 。 進(jìn)入并運(yùn)行程序 這本書， 如何 用計(jì)算機(jī) 做數(shù)學(xué) ， 以 一種有趣的方式組織。 首 先一系列 章節(jié)介紹了基本的概 念。然后 每一章 都有相應(yīng)的實(shí)驗(yàn)互動(dòng)， 每 個(gè)章節(jié)都詳細(xì)說明 讀者 將學(xué)的東西和花費(fèi)時(shí)間的長(zhǎng)短 ，（通常是 20 至 40 分鐘），其次是 跟隨 一步一步的指示，讀者 進(jìn)入 實(shí)驗(yàn)室 。 為教育工作者，在書中所附光盤 以 Adobe Acrobat 文件 形式 包括所有實(shí)驗(yàn)室，可以打印出來 用作文字資料 。此外，書中所有的插圖提供 PowerPoint 幻燈片 ，它可用作演講 。 章節(jié)和實(shí)驗(yàn)室 相互建立 ， 直到最后， 我們有一個(gè) 4 功能計(jì)算器，可以輸入十進(jìn)制數(shù)，轉(zhuǎn)換 16 位二進(jìn)制 整數(shù) ， 并在 這些二進(jìn)制值 上 執(zhí)行加法， 減法，乘法和除法，然后在主顯示 器上呈現(xiàn) 這些十進(jìn)制 計(jì)算 。 但這只是一個(gè)起點(diǎn)。 在自己動(dòng)手做計(jì)算器的網(wǎng)站，它旨在 更長(zhǎng)遠(yuǎn)的開發(fā) ，它介紹了浮點(diǎn)值的概念，描述了我們自己的簡(jiǎn)單浮點(diǎn)格式， 然后執(zhí)行 了 二進(jìn)制浮點(diǎn) 輸入 輸出 和 數(shù)學(xué)子程序 的 版本 。 （我們也將 進(jìn)行 相同的二進(jìn)制編碼的十進(jìn)制 (BCD)–檢查網(wǎng)站的更多細(xì)節(jié)。） 而這還只是 個(gè) 開始，因?yàn)槲覀冇?jì)劃建立相關(guān)文件子程序 去實(shí)現(xiàn) 更多的數(shù)學(xué)函數(shù)。 另一個(gè)例子可能 會(huì)引起 教育工作者 的興趣 ， 因?yàn)槭?20xx 年初的最后一年計(jì)劃 ，紐卡斯?fàn)?大學(xué)一個(gè)小組 ，自己動(dòng)手創(chuàng)造 了 DIY 計(jì)算器的 VHDL 模型 ，然后利 用 現(xiàn)場(chǎng)可編程門陣列（ FPGA）的開發(fā) 實(shí) 現(xiàn)一個(gè) 物理版本 的小飛躍 。