【導(dǎo)讀】利用FPGA,設(shè)計一個樂曲硬件演奏電路。演奏時可選擇鍵盤輸入樂曲或者已存。入的樂曲，并配以一個小揚聲器。在2個八度音之間，又可分為12個半音，每2個半音的頻率比為12√2。音，其余為全音。由此可以計算出簡譜中從低音l至高音1之間每個音符的頻率。計音符查找表電路模塊，時鐘模塊，數(shù)控分頻器模塊，音樂節(jié)拍產(chǎn)生模塊電路。選擇歌曲進(jìn)行設(shè)計,但歌曲前奏必須是中音5353222。2）學(xué)生應(yīng)撰寫的內(nèi)容為：中文摘要和關(guān)鍵詞、目錄、正文、參考文獻(xiàn)等。撰寫規(guī)范》執(zhí)行。應(yīng)做到文理通順，內(nèi)容正確完整，書寫工整，裝訂整齊。3）說明書（論文）手寫或打印均可。手寫要用學(xué)校統(tǒng)一的課程設(shè)計用紙，用黑或。設(shè)計方案和日程安排。上萬門的設(shè)計，同時設(shè)計者不允許以犧牲硅的效率達(dá)到保持結(jié)構(gòu)的獨特性。的EDA軟件工具來應(yīng)付這些問題，并不是一件簡單的事情。好的參數(shù)化庫單元LPM器件。到了更好的優(yōu)化，提高了設(shè)計的靈活性。

　　

【正文】 來顯示。 其 VHDL 源程序如下 ： LIBRARY IEEE。 USE 。 ENTITY ToneTaba IS PORT ( Index : IN INTEGER RANGE 0 TO 15。 CODE : OUT INTEGER RANGE 0 TO 15。 沈陽工程學(xué)院課程設(shè)計（論文） 15 HIGH : OUT STD_LOGIC。 Tone : OUT INTEGER RANGE 0 TO 167FF )。 END。 ARCHITECTURE one OF ToneTaba IS BEGIN Search : PROCESS(Index) BEGIN CASE Index IS 譯碼電路，查表方式，控制音調(diào)的預(yù)置數(shù) WHEN 0 = Tone = 2047。 CODE = 0。 HIGH = 39。039。 WHEN 1 = Tone = 773。 CODE = 1。 HIGH = 39。039。 WHEN 2 = Tone = 912。 CODE = 2。 HIGH = 39。039。 WHEN 3 = Tone = 1036。 CODE = 3。 HIGH = 39。039。 WHEN 5 = Tone = 1197。 CODE = 5。 HIGH = 39。039。 WHEN 6 = Tone = 1290。 CODE = 6。 HIGH = 39。039。 WHEN 7 = Tone = 1372。 CODE = 7。 HIGH = 39。039。 WHEN 8 = Tone = 1410。 CODE = 1。 HIGH = 39。139。 WHEN 9 = Tone = 1480。 CODE = 2。 HIGH = 39。139。 WHEN 10 = Tone = 1542。 CODE = 3。 HIGH = 39。139。 WHEN 12 = Tone = 1622。 CODE = 5。 HIGH = 39。139。 WHEN 13 = Tone = 1668。 CODE = 6。 HIGH = 39。139。 WHEN 15 = Tone = 1728。 CODE = 7。 HIGH = 39。139。 WHEN OTHERS = NULL。 END CASE。 END PROCESS。 END。 在源程序中 Index 是音樂節(jié)拍發(fā)生器輸出的音符數(shù)據(jù)； TONE 是為數(shù)控分頻模塊提供的音符頻率的初始值，為方便測試，特設(shè)置了一個音名代碼顯示輸出 CODE 和音高指示信號 HUGH 可以通過數(shù)碼管或 LED 來顯示樂曲演奏時對應(yīng)的音符和高音名。 CODE 輸出對應(yīng)該音階簡譜的顯示數(shù)碼 1， HIGH 輸出為高電平，指示音階為高， HIGH 輸出為低電平時，則指示音階為中音。低音時， Tone 值小，分頻比大，進(jìn)位信號 SPKS 的周期長。 仿真波形如下： 沈陽工程學(xué)院課程設(shè)計（論文） 16 圖 音符譯碼器的仿真輸出波形 圖 音符譯碼器的元件符號圖 數(shù)控分頻模塊 (Speakera)設(shè)計 數(shù)控分頻器對 FPGA 的基準(zhǔn)頻率進(jìn)行分頻，得到與各個音階對應(yīng)的頻率輸出。數(shù)控分頻模塊是 13 位的加法計數(shù)器構(gòu)成。當(dāng)計數(shù)器計滿是，產(chǎn)生一個進(jìn)位信號 FULLSPKS，該信號就是用作發(fā)音的 頻率信號。在即使器的預(yù)置端給定不同的初始值，其輸出將產(chǎn)生不同的頻率信號，頻率信號初值 Tone就是前級音符譯碼電路的輸出。低音時， Tone 值小，分頻比大，進(jìn)位信號SPKS 的周期長，揚聲器發(fā)出的聲音低， Tone 隨音樂的樂譜而變化，自動控制分頻比，從而實現(xiàn)數(shù)控分頻，發(fā)生信號的頻率與 Tone 成正比，這就是利用數(shù)控分頻器演奏音樂的原理。 通過分頻后其進(jìn)位信號 FULLSPJKS 是一周期脈沖信號，為有利于驅(qū)動揚聲器，在音調(diào)輸出時再進(jìn)行 2 分頻，將脈沖展寬，使之占空比為 50%，揚聲器這樣就有足夠的發(fā)聲功率。 其 VHDL 源程序 如下： LIBRARY IEEE。 USE 。 沈陽工程學(xué)院課程設(shè)計（論文） 17 ENTITY Speakera IS PORT ( clk : IN STD_LOGIC。 Tone : IN INTEGER RANGE 0 TO 161FFF。 SpkS : OUT STD_LOGIC )。 END。 ARCHITECTURE one OF Speakera IS SIGNAL PreCLK : STD_LOGIC。 SIGNAL FullSpkS : STD_LOGIC。 BEGIN DivideCLK : PROCESS(clk) VARIABLE Count4 : INTEGER RANGE 0 TO 15。 BEGIN PreCLK = 39。039。 將 CLK 進(jìn)行 16 分頻， PreCLK 為 CLK 的 16 分頻 IF Count4 11 THEN PreCLK = 39。139。 Count4 := 0。 ELSIF clk39。EVENT AND clk = 39。139。 THEN Count4 := Count4 + 1。 END IF。 END PROCESS。 GenSpkS : PROCESS(PreCLK, Tone) VARIABLE Count13: INTEGER RANGE 0 TO 161FFF。 BEGIN 13 位可預(yù)置計數(shù)器 IF PreCLK39。EVENT AND PreCLK = 39。139。 THEN IF Count13 = 161FFF THEN Count13 := Tone。 FullSpkS = 39。139。 ELSE Count13 := Count13 + 1。 FullSpkS = 39。039。 END IF。 END IF。 END PROCESS。 DelaySpkS : PROCESS(FullSpkS) VARIABLE Count2 : STD_LOGIC。 BEGIN 沈陽工程學(xué)院課程設(shè)計（論文） 18 將輸出再進(jìn)行 2 分頻，將脈沖展寬，以使揚聲器有足夠功率發(fā)音 IF FullSpkS39。EVENT AND FullSpkS = 39。139。 THEN Count2 := NOT Count2。 IF Count2 = 39。139。 THEN SpkS = 39。139。 Else SpkS=39。039。END IF。 END IF。 END PROCESS。 END。 VHDL 程序的第 1 個進(jìn)程首先對 FPGA 的時基脈沖 Tone 輸入的分頻系數(shù)進(jìn)行分頻，得到所需要的音符頻率；第 2 個進(jìn)程的作用是在音調(diào)輸出時再進(jìn)行 2 分頻，將脈沖展寬，使揚聲器有足夠發(fā)生功率。 仿真圖形如下： 圖 數(shù)控分頻器仿真波形 圖 分頻器元件符號 沈陽工程學(xué)院課程設(shè)計（論文） 19 樂曲硬件演奏電路的頂層設(shè)計和仿真 樂曲硬件演奏電路頂層電路分為 3 個模塊，音樂節(jié)拍發(fā)生器 NoteTabs 模塊，音符譯碼電路 Toabs 模塊，數(shù)控分頻模塊（ speaker）。 其頂層設(shè)計的 VHDL 程序如下： LIBRARY IEEE。 USE 。 ENTITY Songer IS 頂層設(shè)計 PORT ( CLK12MHZ : IN STD_LOGIC。 音調(diào)頻率信號 CLK8HZ : IN STD_LOGIC。 節(jié)拍頻率信號 CODE1 : OUT INTEGER RANGE 0 TO 15。 HIGH1 : OUT STD_LOGIC。 SPKOUT : OUT STD_LOGIC )。 END。 ARCHITECTURE one OF Songer IS COMPONENT NoteTabs PORT ( clk : IN STD_LOGIC。 ToneIndex : OUT INTEGER RANGE 0 TO 15 )。 END COMPONENT。 COMPONENT ToneTaba PORT ( Index : IN INTEGER RANGE 0 TO 15。 CODE : OUT INTEGER RANGE 0 TO 15。 HIGH : OUT STD_LOGIC。 Tone : OUT INTEGER RANGE 0 TO 167FF )。 END COMPONENT。 COMPONENT Speakera PORT ( clk : IN STD_LOGIC。 Tone : IN INTEGER RANGE 0 TO 167FF。 11 位 2 進(jìn)制數(shù) SpkS : OUT STD_LOGIC )。 END COMPONENT。 SIGNAL Tone : INTEGER RANGE 0 TO 167FF。 SIGNAL ToneIndex : INTEGER RANGE 0 TO 15。 BEGIN 安裝 U1, U2, U3 u1 : NoteTabs PORT MAP (clk=CLK8HZ, ToneIndex=ToneIndex)。 u2:ToneTaba PORT MAP (Index=ToneIndex, Tone=Tone,CODE=CODE1,HIGH=HIGH1)。 沈陽工程學(xué)院課程設(shè)計（論文） 20 u3 : Speakera PORT MAP(clk=CLK12MHZ,Tone=Tone, SpkS=SPKOUT )。 END。 圖 頂層模塊仿真波形 圖 頂層元件符號 沈陽工程學(xué)院課程設(shè)計（論文） 21 結(jié) 論 在三周緊張而又忙碌的課程設(shè)計中，我們進(jìn)一步的了解了 EDA 技術(shù) ,應(yīng)用也更加自如 ,這為我們將來工作打下了堅實的基礎(chǔ) ,我們用 EDA 技術(shù)設(shè)計并了完成樂曲硬件演奏電路 ,實現(xiàn)了硬件自動發(fā)出音樂的功能，設(shè)置了手動和自動的輸入控制器，實現(xiàn)自動手動輸入。樂曲高低音的轉(zhuǎn)換隨著我們設(shè)計參數(shù)的改變而得以實現(xiàn) , 使我們的設(shè)計有更高的廣泛性和實用性。 幾個星期中，雖然我們的任務(wù)重、時間緊，但是在同學(xué)與老師的細(xì)心幫助下，我們更多的交流討論，最終克服了各種難題，完成了我們的設(shè)計。設(shè)計中我們應(yīng)用很多現(xiàn)代化的的信息工具查找資料，解決問題的同時，拓寬了知識面，了解了更多的前沿科技，感覺收獲頗豐。 學(xué)習(xí)中，我們遇到了難題， 碰到了困難但在老師的幫助下，都得到了順利的解決。通過這次設(shè)計，我們提高自身的專業(yè)知識，培養(yǎng)了創(chuàng)新能力和現(xiàn)代意識，促使我們在以后工作中會進(jìn)一步更新觀念、理清思路 ,創(chuàng)造更好的成績 。 沈陽工程學(xué)院課程設(shè)計（論文） 22 致 謝 在課程設(shè)計即將完成之