【導(dǎo)讀】變電站是電力系統(tǒng)的重要組成部分，它直接影響整個電力系統(tǒng)的安全與經(jīng)濟運行，是聯(lián)系發(fā)電廠和用戶的中間環(huán)節(jié)，起著變換和分配電能的作用。的布置、繼電保護和自動裝置的確定，是變電站電氣部分投資大小的決定性因素。本設(shè)計首先根據(jù)任務(wù)書上所給系統(tǒng)與線路及所有負荷的參數(shù)，分析負荷發(fā)展趨勢。裝置等電氣主設(shè)備的選型與校驗。最后，根據(jù)最大持續(xù)工作電流及短路計算的計算結(jié)果，做出10kv母線繼電保護設(shè)計和整定并實現(xiàn)微機監(jiān)控。

　　

【正文】 C552 用來泛指以下三 個產(chǎn)品： 83C552含 8K 字節(jié)掩膜 ROM， 256 字節(jié) RAM 87C552含 8K 字節(jié) EPROM， 256 字節(jié) RAM 80C552無片內(nèi) ROM 8XC552 具有如下特點： 80C51 中央處理單元 CPU，使用 MCS51 指令系統(tǒng)， 8K 字節(jié)程序存儲器，并可擴展至 64K 字節(jié)；新增加了一個 16 位定時 /計數(shù)器，與 4 個捕捉寄存器及三個比較寄存器配合使用。 引腳配置及封裝： 如圖 52， 8XC552 有 68 腳 LCC（塑料 PLCC 和陶瓷 CLCC）與 80 腳兩種形式下的引腳排列情況，然后再講述這些 引腳的功能 ，引腳排列圖 53 所示。 大學(xué)畢業(yè)論文 17 引腳功能： 1） VDD 數(shù)字電路電源， 5V供電 2） STADC 數(shù)模轉(zhuǎn)換輸入信號 3） 0PWM 脈沖寬度調(diào) 制 0 4） 1PWM 脈沖寬度調(diào)制 1 5） EW 監(jiān)視定時器開放 6） — P0 口，是一位 8 位漏極開路的雙向 I/O 口 7） — 定時器 T2 捕捉輸入信號 定時器輸入 事件信號 定時器外部復(fù)位信號，上升沿有效 串行口時鐘線 I2 總線 串行口數(shù)據(jù)線 I2 總線 8） — P2 口準(zhǔn) 8 為 I/O 口 9） P3 口準(zhǔn) 8 位 I/O 口，第二功能 RXD TXD 0INT 1INT T0 T1 WR RD 10） 準(zhǔn) 8 位雙向 I/O 口 11） 摸擬量輸入，僅做輸入口 8XC552 52 LCC 封裝形式的引腳排列 大學(xué)畢業(yè)論文 18 12） XTAL1 內(nèi)部反向放大器輸入 XTAL2 內(nèi)部反向放大器輸出 13） PSEN 外部程序存儲器讀允許 14） ALE 地址鎖存 15） EA 從內(nèi)部讀取數(shù)據(jù) 16） Avref A/D 轉(zhuǎn)換參考電壓，低端 17） Avref+ A/D 轉(zhuǎn)換參考電壓，高端 18） Avss 模擬地 19） AVDD 模擬電路電源 20） RST 復(fù)位 V DDXTAL 2EA / VppALE / PROGAvss +ADC 0～7P 5 口P 4 口CMSR 0～5CMT 1RSTEWP 0 口P 1 口P 2 口P 3 口地址 / 數(shù)據(jù)總線CT 0CT 11CT 21CT 31T 2RT 2SCLSDASDA圖 53 83C552 邏輯管腳 大學(xué)畢業(yè)論文 19 定時器 T2 介紹 （ 1）定時器 T2 功能： 表 51 定時器 T2功能表 序號 功能 1 脈沖寬度測量 2 脈沖頻率測量 3 脈沖周期測量 4 相位差測量 （ 2）定時器 T2內(nèi)部結(jié)構(gòu)： 定時器 T2是一個 16 位定時器，它主要有定標(biāo)器、 TMH2 和 TML2，高低字節(jié)有兩個寄存器。 定時器 T2 控制寄存器 TM2CON 定時器三位開關(guān)的切換、外 部復(fù)位信號的開閉與 16 位溢出中斷的選擇和定時器分頻因子的確定問題，直接受控于 T2 工作控制寄存器 TM2CON， 如表 52。 表 52 定時器 2 控制寄存器 T2IS1 T2IS0 T2ER T2B0 T2P1 T2P0 T2MS1 T2MS0 T2IS1： 16 位溢出中斷選擇 T2IS0： 字節(jié)溢出中斷選擇 T2ER： 外部復(fù)位允許 T2B0： 字節(jié)溢出中斷標(biāo)志 T2P T2P0： 分頻因子選擇 T2MS T2MS1： 方式選擇 外部定時器復(fù)位有三種方法： （ 1）復(fù)位引腳 RST 上的有效信號使 83C552 復(fù)位。 （ 2）在外部復(fù)位信號 T2ER 的設(shè)置 1 的情況下，把 RT2 拉成高電平。 （ 3）使 83C552 進入空閑方式 。 輸入捕捉邏輯 輸入捕捉邏輯的功能是測量脈沖寬度、頻率、周期、占空比和相位差等參數(shù)有力工具。其中 CT0ICT31 為 4 條獨立的信號輸入線，這 4 條輸入線與 P1 口低位公用，每條大學(xué)畢業(yè)論文 20 輸入線都有一個專門的 16 位捕捉寄存器 CT0CT3 相連接。輸入線上的正確跳變 都可以看作一個事件。這樣，某輸入線上 CTN1 上有規(guī)定的事件發(fā)生，則 相應(yīng)的寄存器 CTN立即去捕捉寄存器 T2 的內(nèi)容，也就是記錄下定時器 T2 的內(nèi)容。同時通過中斷標(biāo)志寄存器 CTI0CTI3 去請求中斷 ， 如表 53。 表 53 捕捉控制寄存器 CTN CTP CTN CTP CTN CTP CTN CTP CTN3 CT3I，下降沿有效 CTP3 CT3I，上升沿有效 CTN2 CT2I，下降沿有效 CTP2 CT2I，上升沿有效 CTN1 CT1I，下降沿有效 CTP1 CT1I, 上升沿有效 CTN0 CT0I，下降沿有效 CTP0 CT0I， 上升沿有效 中斷標(biāo)志寄存器 TM2IR 與定時器 2 有關(guān)的中斷標(biāo)志有 9 個 8 位溢出中斷標(biāo)志 T2BO、 16 位溢出中斷標(biāo)志T2OV、四個輸入捕獲標(biāo)志 CTI0CTI3 和三個比較匹配中斷 CMI0CMI3， 9 個標(biāo)志中 ，有 8 個位于定時器 2 中斷標(biāo)志寄存器中 ， 第九個位于 TM2CON 中 ， 見表 54 所示 。 表 54 定時器 2 中斷寄存器 T20V CMI2 CMI1 CMI0 CTI3 CTI2 CTI1 CTI0 T20V： 16 位溢出中斷選擇 CM2CM0： 比較匹配中斷標(biāo)志 CT3CT0： 捕獲中 斷標(biāo)志 中斷優(yōu)先級寄存器 IP1 表 55 中斷優(yōu)先級寄存器 PT2 PCM2 PCM1 PCM0 PCT3 PCT2 PCT1 PCT0 PT2：溢出中斷優(yōu)先級 PCM2PCM0：中斷優(yōu)先級 PCT3PCT0： 中斷優(yōu)先級 中斷允許寄存器 IEN1 表 56 中斷允許寄存器 IEN1 ET2 ECM2 ECM1 ECM0 ECT3 ECT2 ECT1 ECT0 大學(xué)畢業(yè)論文 21 ET2 ： 溢出中斷允許 ECM ECM ECM0：中斷允許位 ECT ECT ECT ECT0： 中斷允許位 串行口的工作方式 表 57 串行口的工作方式 發(fā)送器 主控發(fā)送器方式 從控發(fā)送器方式 接受器 主控接受器方式 從控發(fā)送器方式 83C552 有 6 個 8 位端口 .每個端口都有鎖寄存器、輸入緩沖器以及輸出驅(qū)動器 (P5口沒有 )構(gòu)成 .其中 P0P3四個端口和 80C51芯片上的同名端口幾乎完全相同 ,只是 83C552 P1 口增加了第二功能 .P4 口的并行輸入輸出和 P P P3 相同 ,但 P5 口只是做模擬量的輸入口作用，不能做輸出口，圖 54 僅僅表示了 P5 口的示意圖 。 P5 口可以用來向片內(nèi) A/D 轉(zhuǎn)換器輸入 8 路模擬信號，本設(shè)計用 二 路。不做 ADC 時可以輸入數(shù)字信號。當(dāng) P5 口做模擬和數(shù)字混合輸入時，應(yīng)該注意串?dāng)_失真問題。使之最大不超過 60DB。 83C552 的六個端口都可以做一口多用功能，具體祥見 83C552 概要部分介紹。 圖 54 P5 口鎖存器和 I/O 口緩沖器 內(nèi)部總線 讀引腳 到 ADC P5口引腳 大學(xué)畢業(yè)論文 22 模擬輸入電路 83C552 的模擬輸入電路，由 8 路輸入開關(guān)電路和 10 位二進制逼近式 ADC 組成。模擬參考電壓 AVref和模擬地 AVss 分別通過各自引腳介入。轉(zhuǎn)換時間為 50個機 器周期，若震蕩頻率為 6MHZ，則轉(zhuǎn)換時間為 ；震蕩頻率為 24MHZ，則轉(zhuǎn)換時間為 25us，模擬輸入電壓范圍 05V，如圖 56。 模擬輸入多路開關(guān) 10 位 A/D 轉(zhuǎn)換器 STADC 圖 5— 5 P5 輸入模擬量 大學(xué)畢業(yè)論文 23 A/D 轉(zhuǎn)換 ADC 含有一個 A/D 轉(zhuǎn)換器，它把逐步逼近式寄存器 SAR 的內(nèi)容轉(zhuǎn)換為內(nèi)部電壓VDAC 去與模擬 電壓 VIN 相比。逐步逼近式控制邏輯根據(jù)比較器的輸出通知逐步比較寄存器，下次是加還是減。這樣比較十次以后，轉(zhuǎn)換結(jié)束。此時， SAR 內(nèi)容即為轉(zhuǎn)換結(jié)果。 A/D 轉(zhuǎn)換由 A/D 控制器 ADCON（如表 58）來啟動，它的值為 1。有兩種方法：第一種軟件啟動，第二種：軟硬件均可。 ADC 對被選中的 P5 口某引腳上的輸入電壓進行采樣。為得到有效的采樣值，該輸入電壓應(yīng)該穩(wěn)定，為防止產(chǎn)生不確定的后果 ，該電壓的變化率必須小于 10V/MS。 逐步逼近式控制邏輯首先把逐步逼近寄存器 SAR 最高位 置 1。其他位均為 0，即200H，內(nèi)部于是將此值轉(zhuǎn)換為相應(yīng)的模擬電壓 VDAC，第一次為全量程的一半，去與ADC0 ADC1 ADC2 ADC3 ADC4 ADC5 ADC6 ADC7 STADC 模擬輸入多路開關(guān) 10 位 A/D 轉(zhuǎn)換器 內(nèi)部總線 圖 56 模擬輸入電路功能圖框 大學(xué)畢業(yè)論文 24 輸入電壓 VIN 相比較。如果輸入電壓高于或等于它，則最高位保留，否則置 0。 逐步逼近式控制邏輯下次再把次高位置 1，所得的 VDAC 在與 VIN 進行比較，如輸入電壓高于或等于 VDAC，則相應(yīng)的 1 保留下來。否則被清掉。次過程一直繼續(xù)到所有的 10 位被檢測完畢為止，此時，轉(zhuǎn)換結(jié)果保留在 SAR 中。 如圖 57 所示為 A/D 轉(zhuǎn)換的流程，圖中位指針指向正在被檢測的位，每位的轉(zhuǎn)換時間為 4 個機器周期。 一次 A/D 轉(zhuǎn)換的結(jié)束以 位置 1 為標(biāo)志。 ADCI 是 ADC 中斷的標(biāo)志，不可用軟件置 1，僅僅在 ADC 轉(zhuǎn)換結(jié)束時，有硬件自動置 1。該標(biāo)志可以被中斷服務(wù)子程序清 0。當(dāng) ADCI 為 1 時， ADC 不能啟動新一輪轉(zhuǎn)換。轉(zhuǎn)換的結(jié)果高八位放在 ADCH中，低兩位放 在 ADCON 的第一位和第零位，實際轉(zhuǎn)換時間為 50 各機器周期。在命令觸發(fā)器 ADCS 置一的后 50 個機器周期， ADCI 被置位。狀態(tài)標(biāo)志 ADCS 同時被復(fù)位。但 ADCS 不可用軟件復(fù)位。在轉(zhuǎn)換期間， ADCS 一直為一，而在 ADCI 和 ADCS 標(biāo)志為高電平期間，新一輪轉(zhuǎn)換是不能被啟動的。 A/D 控制寄存器第三位 用來選擇控制模擬多路選擇開關(guān)，所選的輸入通道只能在 ADCI 和 ADCS 為零時才能改變。正在進行的 A/D轉(zhuǎn)換不受軟件、硬件的影響。在 ADCI 等于邏輯 1 的情況下，已經(jīng)完成的轉(zhuǎn)換結(jié)果不受影響。但是芯片進入空閑或掉電方式時，正在進行的 A/D 轉(zhuǎn)換立即停止。然而，已經(jīng)完成的 A/D 轉(zhuǎn)換結(jié)果在芯片掉點時仍將保持不便。 表 58 A/D 控制寄存器 ADCON ADEX ADCI ADCS AADR2 AADR1 AADR0 、 ADC0： 轉(zhuǎn)換結(jié)果為 0 ADEX ： AD 轉(zhuǎn)換外部允許位 ADCI： ADC 中斷標(biāo)志 ADCS： ADC 啟動和狀態(tài)位 AADR AADR AADE0： 模擬輸入選擇位 83C552 中斷系統(tǒng) 83C552 有 15 個中斷源，其中兩個外部中斷、定時器 0、定時器 溢出中斷及串行口中斷是與 80C51 相同。 83C552 新增加的 T2 有 8 個中斷：比較中斷 3 個、輸入捕獲4 個、溢出中斷 1 個 ， 見表 59。 表 59 83C552 中斷系統(tǒng) EA EAD ESI ES0 ET1 EX1 ET0 EX0 EA： 中斷總允許 EAD： ADC 中斷允許 ESI： I2C 中斷允許 ES0： UART 允許 大學(xué)畢業(yè)論文 25 ET1： 定時器中斷 1 允許 EX1： 外中斷 1 允許 ET0：