【導(dǎo)讀】世所公認(rèn)的文獻(xiàn)外，全部是本人在導(dǎo)師指導(dǎo)下的研究成果。該論文資料尚沒有。呈交于其它任何學(xué)術(shù)機(jī)關(guān)作鑒定。最終，設(shè)計(jì)了一套蓄電池檢測(cè)系統(tǒng)的硬件電路的實(shí)現(xiàn)方法及其。檢測(cè)系統(tǒng)進(jìn)一步改進(jìn)和完善的合理化建議。障判定及報(bào)警等功能。其中，蓄電池電壓信息的采集處理功能由AT0804運(yùn)算。放大器構(gòu)成的差分多級(jí)放大電路實(shí)現(xiàn)，ADC選用ADC0804芯片來完成。器驅(qū)動(dòng)電路采用光電隔離，以避免對(duì)MCU造成損壞。

　　

【正文】 對(duì)稱性；其值為 03?u （即將輸入端接地）時(shí)反相輸入端總等效電阻，即各支路電阻的并聯(lián)，因此 565 // RRR ? 。電路中通過 5R 引入負(fù)反饋，故 : 0?? PN uu ， 0?? PN ii 節(jié)點(diǎn) N 的電流方程為 : 65 ii ? ，5353 R uuR uu NN ??? 由于 N 點(diǎn)為虛地，整理得出： 3560 uRRu ?? 綜上可得： ? ?12341 23 ))(21( uuRRRRu ????? 當(dāng) 43 RR? ? ?121 23 )21( uuRRu ????? 取5421 766512 ??? RRRRRR ， 時(shí) ? ? ? ? 22]2)(2[2)( 1212376563 ????????????? uuuuuRRRRuu o AD 轉(zhuǎn)換電路設(shè)計(jì) 根據(jù)設(shè)計(jì)需要，選定芯片 ADC0804。 ADC0804 是用 CMOS 集成工藝制成的逐山東科技大學(xué)碩士學(xué)位論文 第 3 章 系統(tǒng)硬件電路 設(shè)計(jì) 20 次比較型 模 數(shù)轉(zhuǎn)換芯片。 其分辨精度為 8位，轉(zhuǎn)換時(shí)間 為 100μ s，輸入電壓范圍為 0～ +5V，增加某些外部電路后，輸入模擬電壓可為 5V。該芯片內(nèi)有輸出數(shù)據(jù)鎖存器，當(dāng)與計(jì)算機(jī)連接時(shí)，轉(zhuǎn)換電路的輸出可以直接連接在 CPU數(shù)據(jù)總線上，無須附加邏輯接口電路。 ADC0804 的兩模擬信號(hào)輸出端，用以接受單極性、雙極性和差摸輸入信號(hào)。 A/D 轉(zhuǎn)換器數(shù)據(jù)輸出端，該輸出端具有三態(tài)特性，能與微機(jī)總線相接。 其管腳（如 圖 3. 3） 介紹如下： CS：芯片選擇信號(hào)。 VCC：電源供應(yīng)以及作為電路的參考電壓。 VREF：輔助參考電壓。 RD：外部讀取轉(zhuǎn)換結(jié)果的控制腳輸出信號(hào)。 WR：用來啟動(dòng)轉(zhuǎn)換的控制當(dāng) WR 自 HI變?yōu)?LO 時(shí)，轉(zhuǎn)換器被清除；當(dāng) WR回到 HI 時(shí)，轉(zhuǎn)換正式啟動(dòng) 。 INTR：中斷請(qǐng)求信號(hào)輸出，低電平動(dòng) 作。 CLK IN：外電路提供時(shí)鐘脈沖輸入端。 CLK R：內(nèi)部時(shí)鐘發(fā)生器外接電阻端，與 CLK IN端配合可由芯片自身產(chǎn)生時(shí)鐘脈沖，其頻率為 1/。 DB0～ DB7： 8位數(shù)字輸出。 AGND、 DGND：模擬信號(hào)以及數(shù)字信號(hào)接地。 VIN(+)， VIN()：差動(dòng)模擬電壓輸入。輸入單端正電壓時(shí)， VIN()接地 。 山東科技大學(xué)碩士學(xué)位論文 第 3 章 系統(tǒng)硬件電路 設(shè)計(jì) 21 圖 3. 3 ADC0804 引腳圖 . 3 The Pin Configuration of ADC0804 AT89C52 芯片通過 口控制啟動(dòng) ADC0804，同時(shí) ADC0804 將采集到的 電壓信號(hào)經(jīng)光耦隔離后送到 AT89C52 的 P0 口，實(shí)現(xiàn)電壓檢測(cè)。 繼電器驅(qū)動(dòng)電路設(shè)計(jì) 繼電器驅(qū)動(dòng)電路 如 圖 3. 4 所示， AT89C52 芯片 P2 口控制信號(hào)光耦隔離后，經(jīng) 74LS145 譯碼 來驅(qū)動(dòng)繼電器的開閉，實(shí)現(xiàn)對(duì)蓄電池的逐次檢測(cè)。 繼電 器驅(qū)動(dòng)邏輯關(guān)系 如表 所示。 山東科技大學(xué)碩士學(xué)位論文 第 3 章 系統(tǒng)硬件電路 設(shè)計(jì) 22 光電隔離P 2 口D L 3 2D L 2 5D L 2 4D L 1 7D L 1 6D L 0 9A 1B 1C 1D L 0 8D L 0 1D 2A 1B 1C 1A 2 B 2C 2D 1A 2B 2C 2A 1B 1C 1A 2B 2C 27 4 L S 1 4 57 4 L S 1 4 57 4 L S 1 4 57 4 L S 1 4 51 2 V............ 8 8 8 8 圖 3. 4 繼電器驅(qū)動(dòng)電路 . 4 The Circuit of Relay Drive 表 繼電器驅(qū)動(dòng)邏輯關(guān)系表 控制繼電器 繼電器動(dòng)作通斷 D1 D2 C2 B2 A2 C1 B1 A1 第一級(jí)繼電器 第二級(jí)繼電器 0 1 0 0 0 0 0 0 DL1DL2通 DM1 通 0 1 0 0 0 0 0 1 DL2DL3通 DM1 通 0 1 0 0 1 0 0 1 DL3DL4通 DM1 通 0 1 0 0 1 0 1 0 DL4DL5通 DM1 通 0 1 0 1 0 0 1 0 DL5DL6通 DM1 通 0 1 0 1 0 0 1 1 DL6DL7通 DM1 通 0 1 0 1 1 0 1 1 DL7DL8通 DM1 通 山東科技大學(xué)碩士學(xué)位論文 第 3 章 系統(tǒng)硬件電路 設(shè)計(jì) 23 0 1 0 1 1 1 0 0 DL8DL9通 DM1 通 0 1 1 0 0 1 0 0 DL9DL10通 DM1 通 0 1 1 0 0 1 0 1 DL10DL11通 DM1 通 0 1 1 0 1 1 0 1 DL11DL12通 DM1 通 0 1 1 0 1 1 1 0 DL12DL13通 DM1 通 0 1 1 1 0 1 1 0 DL13DL14通 DM2 通 0 1 1 1 0 1 1 1 DL14DL15通 DM2 通 0 1 1 1 1 1 1 1 DL15DL16通 DM2 通 1 0 0 0 0 0 0 0 DL1DL2通 DM2 通 1 0 0 0 0 0 0 1 DL2DL3通 DM2 通 1 0 0 0 1 0 0 1 DL3DL4通 DM2 通 1 0 0 0 1 0 1 0 DL4DL5通 DM2 通 1 0 0 1 0 0 1 0 DL5DL5通 DM2 通 1 0 0 1 0 0 1 1 DL6DL5通 DM2 通 1 0 0 1 1 0 1 1 DL7DL5通 DM2 通 1 0 0 1 1 1 0 0 DL8DL5通 DM2 通 1 0 1 0 0 1 0 0 DL9DL5通 DM2 通 1 0 1 0 0 1 0 1 DL10DL5通 DM2 通 1 0 1 0 1 1 0 1 DL11DL5通 DM2 通 1 0 1 0 1 1 1 0 DL12DL5通 DM2 通 1 0 1 1 0 1 1 0 DL13DL5通 DM2 通 1 0 1 1 0 1 1 1 DL14DL15通 DM2 通 1 0 1 1 1 1 1 1 DL15DL16通 DM2 通 蓄電池 內(nèi)阻測(cè)量 電路設(shè)計(jì) 內(nèi)阻測(cè)量 系統(tǒng)設(shè)計(jì) 根據(jù)上一節(jié)的敘述，結(jié)合本次設(shè)計(jì)的具體情況，最終選用 交流注入法 ，以滿足在線檢測(cè)的需求，至于易受諧波干擾從而導(dǎo)致精度不高等弊端，可從硬件電路方面改善。 內(nèi)阻測(cè)量的系統(tǒng)框圖如 圖 3. 5 所示。 山東科技大學(xué)碩士學(xué)位論文 第 3 章 系統(tǒng)硬件電路 設(shè)計(jì) 24 交 流 信 號(hào)發(fā) 生 器耦 合驅(qū) 動(dòng)電 路電 池 內(nèi) 阻電 壓 信 號(hào)處 理 電 路電 池 內(nèi) 阻電 壓 信 號(hào)處 理 電 路RC 1C 2C 3C 4C 5圖 3. 5 內(nèi)阻測(cè)量系統(tǒng)框圖 . 5 The Block Diagram of Resistance Measurement System 上圖中， R 為參考電阻， 阻值已知。交流信號(hào)發(fā)生器通過耦合驅(qū)動(dòng)電路將交流 信號(hào)注入蓄電池中， 根據(jù)相關(guān)資料，該頻率一般為 1KHz。 信號(hào)電壓采樣電路分別將蓄電池，參考電阻兩端產(chǎn)生的響應(yīng)信號(hào)進(jìn)行放大，濾波 ，整流處理，得到相應(yīng)的幅值電壓。由于蓄電池和參考電阻串聯(lián)，所以電流是相同的。根據(jù)歐姆定律，設(shè)蓄電池兩端的響應(yīng)電壓為 U1，阻抗為 Z，參考電阻 R 兩端的響應(yīng)電壓為 U2，則 ： 12UUZR? （ ） 12UZRU? （ ） 內(nèi)阻測(cè)量 硬件設(shè)計(jì) （ 1） 交流信號(hào)發(fā)生電路 。交流信號(hào)發(fā)生器是 由集成運(yùn)放 TL082 構(gòu)成的 文氏橋正弦波發(fā)生器 ，如 圖 3. 6 所示 。 （ 2） 耦合驅(qū)動(dòng)電路。此部分是由音頻集成功放 LM386 構(gòu)成的功率驅(qū)動(dòng)電路，交流信號(hào)發(fā)生器經(jīng)過耦合驅(qū)動(dòng)電路將 1KHZ的交流信號(hào)注入蓄電池內(nèi)，見 圖 3. 7。其中 ,R9 為參考電阻，此處出現(xiàn)了一個(gè)很難解釋的問題，如果電位器 R16 和 R9顛倒一下位置的話，在接下來的電路中，將對(duì)蓄電池兩端的響應(yīng)信號(hào)進(jìn)行交流差分放大，結(jié)果輸出相差很大。 山東科技大學(xué)碩士學(xué)位論文 第 3 章 系統(tǒng)硬件電路 設(shè)計(jì) 25 圖 3. 6 交流信號(hào)發(fā)生器 . 6 AC Signal Generator Circuit 圖 3. 7 耦合驅(qū)動(dòng)電路 . 7 Coupled Drive Circuit （ 3）信號(hào)采集電路。此部分電路主要用于測(cè)量每節(jié)電池的電壓，硬件電路見本文 圖 2. 1 蓄電池組電壓測(cè)量電路 圖 。其中 電池內(nèi)阻巡檢原理圖 如圖 示。 （ 4） 交流差分放大 及濾波 電路 。由于信號(hào)采集電路采到 的信號(hào) 很 微弱 ,須先進(jìn)行前級(jí)放大濾波 。如 圖 3. 8 所示 , 交流差分放大 及濾波 電路 由儀 表 放大器AD620 以及 帶通濾波器 [7]組成。 山東科技大學(xué)碩士學(xué)位論文 第 3 章 系統(tǒng)硬件電路 設(shè)計(jì) 26 GR??A D 62 0XY ?? ?? ??1R20 k Ω20 k Ω220 k Ω3R k Ω1C1nF 1C1nFU3 U4 μ μ μ F5R10 k Ω7R10 k Ω 圖 3. 8 交流差分放大及濾波電路 . 8 Cicuit of Filter and AC Differential Aplification AD620是高性能 的 儀 表 放大器 ,其 增益可 以通過改變 腳 1和腳 8之間的電阻GR 的大小來調(diào)節(jié)。利用 ? ? 1GR k G? ? ?， 可算得 499GR ??。 信號(hào) 放大后 ,經(jīng) 過帶通濾波器檢測(cè)出 3kHz? 的帶通信號(hào) ,送到乘法器 的 信號(hào)端。采用高精度 的 運(yùn)放 OP27 實(shí)現(xiàn)直流放大電路 的 程控增益放大 ,放大器 反饋電阻 由 模擬開關(guān)CD4052來 選擇 ,通過 89C52智能 選擇放大倍數(shù) ,使信號(hào) 保持 在最佳 A/D采集電壓的 范圍內(nèi)。 為弄清之前出現(xiàn)的問題 ，首先把蓄電池去掉，用一根導(dǎo)線來代替蓄電池，試驗(yàn)結(jié)果表明，在調(diào)零的情況下，兩個(gè)電阻顛倒前后輸出結(jié)果差別縮小，但還是很明顯。后來懷疑是耦合電容 C20,C201 的問題，先把兩個(gè)電容換成了 10uf的，容量調(diào)大了，結(jié)果輸出效果好一點(diǎn)，差別進(jìn)一步減小。 輔助電路的硬件設(shè)計(jì) 在本系統(tǒng)中，除了需要 ， 節(jié)講述的電池信號(hào)處理電路、繼電器驅(qū)動(dòng)電路和 A/D 轉(zhuǎn)換電路 等 ，還需要一些輔助電路，例 如 鍵盤顯示撥碼盤電路設(shè)計(jì)、電源穩(wěn)壓電路、掉電保護(hù)電路和復(fù)位電路，這些輔助電路使整個(gè)系統(tǒng)處于一個(gè)穩(wěn)定的狀態(tài)，提高整個(gè)系統(tǒng)的安全可靠性。 鍵盤顯示撥碼盤電路設(shè)計(jì) 本電路 設(shè)計(jì)的原理圖如 圖 3. 9 所示，通過選擇鍵盤的撥碼開關(guān)，將數(shù)據(jù)在數(shù)碼管上顯示出來。 一、 74HC164 74HC164（ 圖 3. 10） 是高速硅門 CMOS 器件，與低功耗肖特基型 TTL器件的 山東科技大學(xué)碩士學(xué)位論文 第 3 章 系統(tǒng)硬件電路 設(shè)計(jì) 27 g f a b dp c d e g f a b dp c d e g f a b dp c d e g f a b dp c d e g f a b dp c d e g f a b dp c d e