【導(dǎo)讀】LED點陣顯示屏可以顯示數(shù)字或符號,通常用來顯示時間、速度、系統(tǒng)狀。由于單片機技術(shù)的不斷發(fā)展和高亮度LED發(fā)光管的出現(xiàn)使得大屏幕高亮度。度高清晰的LED點陣廣告牌與傳統(tǒng)霓虹燈廣告牌的成本日益接近。漢字滾動顯示屏電路并運用Proteus軟件仿真實現(xiàn)其顯示功能。本系統(tǒng)的設(shè)計具有。體積小、硬件少、電路結(jié)構(gòu)簡單及容易實現(xiàn)等優(yōu)點。

　　

【正文】 去努力做好本次畢業(yè)設(shè)計，老師精湛的專業(yè)知識、耐心的工作態(tài)度和真誠的待人風(fēng)格給我留下了非常深刻的印象，對我以后的工作和生活將產(chǎn)生很大的影響，老師工作能力實際應(yīng)用能力也相當(dāng)強，給予了我相當(dāng)大的幫助，真摯的向?qū)熣f聲謝謝。 感謝幫助過我的所有同學(xué)，特別是在我的設(shè)計遇到困難的時候，他們在精神上和行動上，都給予我很大的支持，鼓勵我不要泄氣，勇敢的面對困難，使我終 于突破了設(shè)計的難點，順利完成了此次畢業(yè)設(shè)計。我也感謝本科這兩年里所有知道過我的老師們，他們教授給我的各方面專業(yè)知識讓我在設(shè)計中能更好的運用以及發(fā)揮，感謝他們對我無私的教誨和幫助。 總之，在這次 課程 設(shè)計中，我 受益匪淺， 學(xué)到了很多書本上所沒有的東西，懂得了理論和實際聯(lián)系的重要性。在以后的學(xué)習(xí)中，我不僅要把理論知識掌握牢固，更要提高自己的動手能力和分析能力。 南 寧 學(xué) 院 畢 業(yè) 論 文 21 參考文獻(xiàn) [1] Michael D Ciletti. Advanced Digital Design with the Verilog HDL, 20xx： 6469. [2]元增民 .單片機原理與應(yīng)用 [M].長沙：國防科學(xué)大學(xué)出版社， 20xx： 1518,30. [3]馬忠梅 .單片機外圍電路設(shè)計 .北京：北京航空航天大學(xué)出版社， 20xx： 4246. [4]李全利 .單片機原理及接口技術(shù) [M].北京：北京航空航天大學(xué)出版社， 20xx： 2330. [5] AT89C51 DATA SHEEP Philips Semiconductors 1999： 1219. [6]黃繼昌 .電子元器件應(yīng)用 [M].北京：人民郵電出版社， 20xx： 6570. [7]周雪 主 .電子技術(shù)基礎(chǔ) [M].北京：電子工業(yè)出版社， 20xx： 104107. [8]羅亞非 .凌陽十六位單片機應(yīng)用基礎(chǔ) [M]. 北京：北京航天航空出版社， 20xx： 8789. [9]清源計算機工作室． Proteus 軟件入門．北京：機械工業(yè)出版社， 20xx： 2034． [10]侯玉寶 . 基于 Proteus的 51系列單片機設(shè)計與仿真 .北京：電子工業(yè)出版社 ,20xx： 112118. [11]朱清慧，張鳳蕊，翟天嵩，王志奎 .Proteus 教程 — 電子線路設(shè)計、制版與仿真 .北京：清華大學(xué)出版社， 20xx： 224228， 235240. 南 寧 學(xué) 院 畢 業(yè) 論 文 22 附 錄 64ｘ 16 的點陣 LED 電子圖文顯示屏的源程序采用匯編語言編寫，以下為用匯編語言編寫的字符顯示控制程序： ORG 0000H AJMP MAIN ORG 0030H MAIN: MOV DPTR,TAB 。字碼表初址賦值 MOV R1,00H 。列制碼 MOV R4,96 。移動 “ ”及 “單片機仿真 ”6 個字符共 96 列 CM: MOV R5,5 。每屏反復(fù)顯示 5 次 MOV R3,16 。列數(shù) C1: MOV R2,0 。取碼指針 C16: MOV P0,00H MOV P2,00H 。關(guān)顯示 CLR MOV A,R2 MOVC A,@A+DPTR 。取當(dāng)前列顯示字碼的第一個字節(jié) MOV P0,A 。送 1~8 行控制口 INCR2 MOV A,R2 MOVC A,@A+DPTR 。取當(dāng)前列的顯示字碼的第二個字節(jié) MOV P2,A 。送 9~15 行控制口 INCR2 MOV P1,R1 。送列控制碼 INCR1 ACALL D1MS 。顯示 2MS ACALL D1MS DJNZ R3,C16 。一屏 16 列是否顯示完 MOV R3,16 DJNZ R5,C1 。未顯示 5 次，繼續(xù) INCDPTR 。一屏反復(fù)顯示 5 次完，字碼表初值加 2 INCDPTR DJNZ R4,CM 。96 列未移動完，繼續(xù) AJMP MAIN 。96 列移動完，返回，重新從 “ ”開始顯示 D1MS: MOV R6,2 MOV R7,248 DJNZ R7,$ DJNZ R6,$4 RET TAB: DB 南 寧 學(xué) 院 畢 業(yè) 論 文 23 000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H 。 DB 000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H 。 , DB 000H ,000H ,000H ,008H ,000H ,008H ,0E0H ,008H ,0F4H ,00DH ,054H ,005H ,0F4H ,07FH ,0F8H ,07FH 。 DB 01EH ,005H ,0FEH ,005H ,0FAH ,006H ,010H ,002H ,000H ,006H ,000H ,004H ,000H ,000H ,000H ,000H 。單 ,0 DB 000H ,000H ,000H ,000H ,000H ,010H ,000H ,01CH ,0FCH ,00FH ,0FCH ,003H ,040H ,002H ,040H ,002H 。 DB 07EH ,07FH ,03EH ,07FH ,020H ,000H ,020H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H 。片 ,1 DB 000H ,008H ,040H ,00CH ,040H ,006H ,0DCH ,03FH ,0FEH ,03FH ,022H ,011H ,020H ,01DH ,0F0H ,00FH 。 DB 0F0H ,003H ,0F0H ,00FH ,0F0H ,01FH ,010H ,010H ,000H ,01CH ,000H ,01CH ,000H ,010H ,000H ,000H 。機 ,2 DB 000H ,001H ,080H ,001H ,0C0H ,000H ,0F0H ,03FH ,0FCH ,03FH ,04CH ,018H ,040H ,00CH ,040H ,027H 。 DB 0CCH ,063H ,0ECH ,079H ,028H ,01FH ,020H ,007H ,020H ,000H ,020H ,000H ,000H ,000H ,000H ,000H 。仿 ,3 DB 000H ,000H ,000H ,010H ,000H ,098H ,000H ,0C8H ,0E8H ,06FH ,0E8H ,03FH ,07CH ,01BH ,07EH ,00AH 。 DB 0E6H ,03FH ,0E4H ,07FH ,004H ,06CH ,000H ,004H ,000H ,004H ,000H ,000H ,000H ,000H ,000H ,000H 。真 ,4 END 南 寧 學(xué) 院 畢 業(yè) 論 文 24 外文資料 SEQUENTIAL LOGIC DESIGN Abstract： The FLIPFLOP is a basic element of sequential logic FLOPs and binational logic circuits,any sequential logic circuit can be most important sequential circuits that are widely used in digital systems are registers and are discussed in detail in the following sections.. The design of registers and counters using FLIPFLOPs has been introduced followed by standard MSI of the mon applications of registers and counters have also been discussed. The design methods for general clocked sequential circuits have also been . the system may be specified in terms of inputoutput relationship or/and the sequence of states to be followed when clock pulses are usual design steps are:reduction of states,state assignment and nextstate decoder design. The synchronous counter is a special case of the general clocked sequential circuit and can be designed using the design methods developed for clocked sequential circuits. Asynchronous sequential circuits do not use clock pulses and their response depends upon the sequence in which the input signal circuits use delay circuits as memory elements memory capability to these SR FLIPFLOPs fall under this category of delay ciruits which are extensively used in asynchronous sequential analysis and design of asynchronous sequential circuits have been discussed in detail.