【正文】 電路比較簡(jiǎn)單而有所忽略，電源部分做好才能保證電路的正常工作。此處選用的是八段數(shù)碼管，它是由8 個(gè)發(fā)光二極管組合而成的，它有共陰極和共陽(yáng)極兩種形式（如圖 a、 b、 c）。而實(shí)際引腳通常是亂序的，不過我們可以自己測(cè)試引腳的分布情況。 74HC154 來(lái)做列選控制只使用了單片機(jī)的 4 個(gè) IO 口，節(jié)約了很多 IO 資源， 為單片機(jī)系統(tǒng)擴(kuò)充使用功能提供了條件。按信息的流行向分 析說明信息的性質(zhì)，來(lái)源或去向，有多少數(shù)據(jù)信息、多少狀態(tài)信息，是模擬量還是數(shù)字量，是串行還是并行，數(shù)據(jù)輸入 /輸出端口地址，與外設(shè)聯(lián)絡(luò)控制的方法以及輸入中斷源南 寧 學(xué) 院 畢 業(yè) 論 文 10 的類別和優(yōu)先級(jí)的安排。 在此次設(shè)計(jì)中顯示屏軟件的主要功能是向屏體提供顯示數(shù)據(jù)，并產(chǎn)生各種控制信號(hào)，使屏幕按設(shè)計(jì)的要求顯示。系統(tǒng)應(yīng)用程序完成系統(tǒng)環(huán)境設(shè)置（初始化）、顯示效果處理等工作，由主程序來(lái)實(shí)現(xiàn)。 編寫程序 在手編寫各部分的程序之前，還需做兩件事：分配系統(tǒng)資源和設(shè)計(jì)流程圖。 南 寧 學(xué) 院 畢 業(yè) 論 文 11 明確任務(wù) 題目定義 題目細(xì)分 明確算法 確定算法 設(shè)計(jì)流 程 設(shè)計(jì)流程 編寫程序 編寫程序 程序有錯(cuò) 程序調(diào)試 程序裝配 綜合調(diào)試 結(jié)束 圖 顯示驅(qū)動(dòng)程序流程圖 系統(tǒng)主程序 系統(tǒng)主程序開 始以后，首先是對(duì)系統(tǒng)環(huán)境初始化，然后向左滾動(dòng)顯示 “單片機(jī)仿真 ”這 5 個(gè)漢字，然后以 “卷簾入 ”效果隱去。動(dòng)態(tài)顯示采用掃描的方式工作，由峰值較大的窄脈沖驅(qū)動(dòng)，從上到下逐次不斷地對(duì)顯示屏的各行進(jìn)行選通，同時(shí)又向各列送出表示圖形或文字信息的脈沖信號(hào)，反復(fù)循環(huán)以上操作，就可顯示各種圖形或文字信息。為消除在切換行顯示數(shù)據(jù)的時(shí)候產(chǎn)生拖尾現(xiàn)象，驅(qū)動(dòng)程序先要關(guān)閉顯示屏，即消隱，等顯示數(shù)據(jù)打入輸出鎖存器鎖存，然后再輸出新的行開始 初始化 調(diào)出顯示程序 調(diào)整數(shù)據(jù)指針 是否顯示完畢 Y N 南 寧 學(xué) 院 畢 業(yè) 論 文 13 號(hào)，重新打開顯示。考慮到 P0 口必需設(shè)置上拉電阻， 本文 采用 1k排電阻作為上拉電阻。 進(jìn)入中斷 退出中斷 定時(shí)器賦初值 讀取行號(hào)并增加 1 送新行顯示數(shù)據(jù) 消 隱 切換顯示數(shù)據(jù) 發(fā)送新行號(hào)，打開顯示 南 寧 學(xué) 院 畢 業(yè) 論 文 14 漢字掃描顯示的基本過程是這樣的：通電后由于電阻 R1，電容 C4 的作用，使單片機(jī)的 RST 復(fù)位腳電平先高后低，從而達(dá)到復(fù)位；之后，在 C2， C3， X1 以及單片機(jī)內(nèi)部時(shí)鐘電路的作用下，單片機(jī) 89C51 按照設(shè)定的程序在 P0 和 P2 口輸出與內(nèi)部漢字對(duì)應(yīng)的代碼電平送至 LED 點(diǎn)陣的行選線 (高電平驅(qū)動(dòng) )，同時(shí)在 ， ， 口輸出列選掃描信號(hào) (低電平驅(qū)動(dòng) )，從而選中相應(yīng)的象素 LED 發(fā)光，并利用人眼的視覺暫留特性合成整個(gè)漢字的顯示，再改變?nèi)”淼刂穼?shí)現(xiàn)漢字的滾動(dòng)顯示 [10]。我們可以把每一個(gè)點(diǎn)理解為一個(gè)像素，而把每一個(gè)字的字形理解為一幅圖像。 在本例中單片機(jī)首先顯示的是左上角的第一列的上半部分，即第一列的 。從圖 ，第二列掃描時(shí)仍為 ，為 00000100，即 16進(jìn)制 04H. 這一列完成后繼續(xù)進(jìn)行下半部分的掃描， ，為二進(jìn)制 00000010，即 16進(jìn)制02H. 依照這個(gè)方法，繼續(xù)進(jìn)行下面的掃描，一共掃描 32個(gè) 8位 ,可以得出漢字 “大 ”。我們把行列總線接在單片機(jī)的 I/0 口，然后把上面分析到的掃描代碼送入總線，就可以得到顯示的漢字了。它運(yùn)行于Windows 操作系統(tǒng)上，可以仿真、分析 (SPICE)各種模擬器件和集成電路，該軟件的特點(diǎn)是： ① 實(shí)現(xiàn)了單片機(jī)仿真和 SPICE 電路仿真相結(jié)合。 ③ 提供軟件調(diào)試功能。 進(jìn)入 Proteus ISIS 雙擊桌面上的 ISIS 7 Professional 圖標(biāo)或者單擊屏幕左下方的 “開始 ”→“ 程南 寧 學(xué) 院 畢 業(yè) 論 文 16 序 ”→“Proteus 7 Professional” →“ISIS 7Professional” ，出現(xiàn)如圖 所示屏幕，表明進(jìn)入 Proteus ISIS 集成環(huán)境。對(duì)于主窗口，在菜單項(xiàng)旁邊同時(shí)列出工具條中對(duì)應(yīng)的快捷鼠標(biāo)按鈕。 source 工作界面 南 寧 學(xué) 院 畢 業(yè) 論 文 18 圖 源程序在軟件中的編譯結(jié)果 圖 仿真調(diào)試 南 寧 學(xué) 院 畢 業(yè) 論 文 19 結(jié) 論 本文 設(shè)計(jì)的 64 16 的點(diǎn)陣 LED 圖文顯示屏，電路簡(jiǎn)單，成本較低，且較容易擴(kuò)展成更大的顯示屏。通過前期仿真縮短了開發(fā)周期，降低了開發(fā)成本，達(dá)到事半功倍之成效。但由于水平有限，難免有遺漏、錯(cuò)誤之處，請(qǐng)大家給予指正。 總之，在這次 課程 設(shè)計(jì)中，我 受益匪淺， 學(xué)到了很多書本上所沒有的東西，懂得了理論和實(shí)際聯(lián)系的重要性。列制碼 MOV R4,96 。取碼指針 C16: MOV P0,00H MOV P2,00H 。取當(dāng)前列的顯示字碼的第二個(gè)字節(jié) MOV P2,A 。一屏 16 列是否顯示完 MOV R3,16 DJNZ R5,C1 。96 列移動(dòng)完，返回，重新從 “ ”開始顯示 D1MS: MOV R6,2 MOV R7,248 DJNZ R7,$ DJNZ R6,$4 RET TAB: DB 南 寧 學(xué) 院 畢 業(yè) 論 文 23 000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H ,000H 。單 ,0 DB 000H ,000H ,000H ,000H ,000H ,010H ,000H ,01CH ,0FCH ,00FH ,0FCH ,003H ,040H ,002H ,040H ,002H 。機(jī) ,2 DB 000H ,001H ,080H ,001H ,0C0H ,000H ,0F0H ,03FH ,0FCH ,03FH ,04CH ,018H ,040H ,00CH ,040H ,027H 。真 ,4 END 南 寧 學(xué) 院 畢 業(yè) 論 文 24 外文資料 SEQUENTIAL LOGIC DESIGN Abstract： The FLIPFLOP is a basic element of sequential logic FLOPs and binational logic circuits,any sequential logic circuit can be most important sequential circuits that are widely used in digital systems are registers and are discussed in detail in the following sections.. The design of registers and counters using FLIPFLOPs has been introduced followed by standard MSI of the mon applications of registers and counters have also been discussed. The design methods for general clocked sequential circuits have also been . the system may be specified in terms of inputoutput relationship or/and the sequence of states to be followed when clock pulses are usual design steps are:reduction of states,state assignment and nextstate decoder design. The synchronous counter is a special case of the general clocked sequential circuit and can be designed using the design methods developed for clocked sequential circuits. Asynchronous sequential circuits do not use clock pulses and their response depends upon the sequence in which the input signal circuits use delay circuits as memory elements memory capability to these SR FLIPFLOPs fall under this category of delay ciruits which are extensively used in asynchronous sequential analysis and design of asynchronous sequential circuits have been discussed in detail. 。仿 ,3 DB 000H ,000H ,000H ,010H ,000H ,098H ,000H ,0C8H ,0E8H ,06FH ,0E8H ,03FH ,07CH ,01BH ,07EH ,00AH 。片 ,1 DB 000H ,008H ,040H ,00CH ,040H ,006H ,0DCH ,03FH ,0FEH ,03FH ,022H ,011H ,020H ,01DH ,0F0H ,00FH 。 , DB 000H ,000H ,000H ,008H ,000H ,008H ,0E0H ,008H ,0F4H ,00DH ,054H ,0