【導讀】導下進行的研究工作及取得的成果。盡我所知，除文中特別加以標注和致謝。為獲得及其它教育機構(gòu)的學位或?qū)W歷而使用過的材料。有權(quán)保存畢業(yè)設計（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務；目的前提下，學校可以公布論文的部分或全部內(nèi)容。他個人或集體已經(jīng)發(fā)表或撰寫的成果作品。對本文的研究做出重要貢獻的個。人和集體，均已在文中以明確方式標明。本人完全意識到本聲明的法律后果。涉密論文按學校規(guī)定處理。等），文科類論文正文字數(shù)不少于萬字。符合國家技術(shù)標準規(guī)范。無線通信技術(shù)和傳感器技術(shù)的進步推動了傳感器數(shù)據(jù)無線傳輸?shù)目焖侔l(fā)展。在深入分析的基礎(chǔ)上構(gòu)建了基于CC1010. 部分、電源部分、串口部分、無線收發(fā)部分等進行了設計。據(jù)傳送系統(tǒng)具有精度高、功耗低、體積小、抗干擾能力強等特點。實現(xiàn)了經(jīng)濟、有效、靈活的溫度數(shù)據(jù)采集，有著廣泛的應用前景。關(guān)鍵詞：LM61；溫度傳感器；無線傳輸；CC1010；

　　

【正文】 10 的傳輸模式選曼徹斯特模式 ，該 以位或字節(jié)模式接收或發(fā)送數(shù)據(jù)，這通過 位控制 。在字節(jié)模式中，從緩沖寄存器 RFBUF 中一次取 8 位到移位寄存器，經(jīng)過調(diào)制發(fā)射出去，當移位寄存器空時，再從 RFBUF 中取 8 位，而 RFBUF中數(shù)據(jù)的裝入 是由中斷引發(fā)的。在位模式下，每次只是從 RFBUF 寄存器的最低位取數(shù)據(jù)，當此位數(shù)據(jù)發(fā)送出去后，再從 RFBUF 最低位取，發(fā)送一位產(chǎn)生一個中斷，通知 RFBUF裝載一位新的數(shù)據(jù)。在位模式下，移位寄存器在每次傳輸完成后會下載 ，此時產(chǎn)生中斷。在字節(jié)模式中，傳輸速度快，每傳輸一個字節(jié)會引起一次中斷，適合系統(tǒng)需求，故選擇字節(jié)模式。 利用 SmartRF Studio 來 配置 RF 電路參數(shù) 。 CC1010 結(jié)構(gòu)配置軟件： SmartRF Studio 是 Chipcon 公司專門為 RF 芯片量身定做的配置軟件。配置界面如圖 所示。 通過 Chipcon 公司提供的 Windows 界面下使用的內(nèi)蒙古科技大學畢業(yè) 設計 說明書（畢業(yè) 論文 ） 16 SmartRF Studio 軟件， CC1010 芯片對于不同的應用場合能配置出最佳性能。 SmartRF Studni將根據(jù)用戶輸入的各項參數(shù)給出所有必需的 CC1010 芯片配置信息，這些 16 進制數(shù)作為 CC1010 芯片的配置信息將被輸入到微控制器中。 為使用戶能夠得到最好的性能，設計時可使用可編程組態(tài)寄存器，具 體可編程的關(guān)鍵參數(shù)如下： ● 接收和發(fā)射模式； ● RF 輸出功率電平； ● 頻率合成關(guān)鍵參數(shù)（如 RF 輸出頻率， FSK 調(diào)制頻率分離偏差 ,晶振基準頻率）； ● 低功耗模式； ● 基準振蕩器在低功耗模式中啟動或關(guān)閉； ● 數(shù)據(jù)速率和數(shù)據(jù)形式選擇等。 圖 SmartRF Studio 配置界面 內(nèi)蒙古科技大學畢業(yè) 設計 說明書（畢業(yè) 論文 ） 17 數(shù)據(jù)收發(fā)過程： RF 配置參數(shù)選好后，即可按選定的參數(shù)進行收發(fā)，其具體的收發(fā)過程如下：當在字節(jié)模式下傳輸一個數(shù)據(jù)時，緩沖區(qū)按選定的波特率依次移位到調(diào)制器中。當移位寄存器空時，它將從 RFBUF 中取一個新的字節(jié)，繼續(xù)移位 ，此時產(chǎn)生一個中斷，RFBUF 裝入新的字節(jié)。 RFBUF 寄存器的內(nèi)容在移位寄存器取走之后仍然沒有變化。如果在移位寄存器讀取下一個字節(jié)之前，沒有裝入新的字節(jié)，則它將從 RFBUF 中重新裝入相同的字節(jié)。例如當傳 送 一個包含 0 和 1 的字節(jié)的前導字節(jié)時，則只需裝入前導符一次，并等待一定數(shù)目的周期，等待移位寄存器下載一定數(shù)目的前導字符進行發(fā)送。 非常重要的一點是在傳輸?shù)淖詈螅斪詈笠粋€數(shù)據(jù)幀的字節(jié)載入移位 寄存器時，中斷產(chǎn)生了，但此時它還沒有傳輸。所以不能關(guān)閉傳輸鏈的任一部分。為了確保能夠完成傳輸，通常在字節(jié)模式下額外傳兩個字節(jié) 或 在 位模式下額外傳兩位。當接收數(shù)據(jù)時，過程與傳 送 類似。 系統(tǒng) 電源設計 在實際應用中， 5V 電源比較常見，又由于本電路需要 的工作電壓，故在此電路中設計了一個電壓轉(zhuǎn)換模塊。 將 5V 電壓轉(zhuǎn)換為 電源的方案有：國家半導體 的LM39 等。 本設計中選用 將輸入的 VCC 直流電穩(wěn)壓到典型值 供單片機使用 ， 電路圖如圖 所示。 IN12OUT3GND4U4L M 2937 C CC 29X 7R330uFC 28E L E C TR 41R 4247015uFC 30T A uT1uFC 31X 7RC 32X 7RD3圖 電壓轉(zhuǎn)換電路圖 內(nèi)蒙古科技大學畢業(yè) 設計 說明書（畢業(yè) 論文 ） 18 芯片 把從 1 引腳輸入的 5V電壓轉(zhuǎn)換為 并從 3 引腳輸出。本設計中 C2 C2 C C3 C3 R4 R42 對電源穩(wěn)壓處理 時起到穩(wěn)壓作用 。 系統(tǒng)晶體振蕩電路 在硬件設計中，由于涉及到 ADC 的絕對采樣速率和產(chǎn)生一個標準 UART 波特率的需要，所以采用外部晶體來實現(xiàn)外部振蕩器。 主時鐘可以通過將一個晶體或陶瓷諧振器并接 XTAL1 和 XTAL2 而得到這種配置需要將 XOSCMD 設置為 110 以直接使用晶體頻率或設置為 111 以允許二分頻器并且要根據(jù)晶體頻率等 有 效負載電容和晶體的等效串連電阻 ESR 來設置 XFCN。負載電容應接到模擬地平面 ， 還應該注意晶體振蕩器反向器的反饋電阻已在片內(nèi)提供不需要外接電阻 應查詢 OSCXCN 中的 XTLVLD 晶體振蕩器有效位或用該位產(chǎn)生中斷判斷晶體振蕩器頻率是否穩(wěn)定一旦 XTLVLD 變?yōu)楦唠娖?CLKSL 可以被置 1 以使用外部振蕩器作為系統(tǒng)時鐘。 晶體振蕩電路在微控制系統(tǒng)中非常重要，它決定了整個微控制系統(tǒng)能否穩(wěn)定地工作。外部振蕩器電路可以驅(qū)動外部晶體、陶瓷諧振器、電容或 RC 網(wǎng)絡。 本 系統(tǒng) 中 C C8 C C Y Y2 與單片機 1 1 21 引腳構(gòu)成時鐘電路 ，如圖 所示。 1234567891110J43 .3 V1nFC112pFC2150pFC33 .3 VL1 03 .3 V15pFC7L2 03 .3 V1 2Y11 4 .4 7 5 6 M H Z1 2Y23 2 .7 8 6 K H Z C 1 06 .8 p F6 .8 p FC9C815pF3 .3 VP 2 .1 / T X D 1C170.1uFS?S W P B47KR147KR247KR347KR4P 0 .2 / M I S OP 0 .1 / M O S I3 .3 V12J23 .3 V3 .3 VR847K0 .1 u FC 1 90 .1 u FC 2 0R947KR 1 047KR 3 947KR 1 147KR 4 047K3 .3 V0 .1 u FC 2 10 .1 u FC 2 23 .3 VR E S E T _ NA V D D _ A D C1A G N D _ A D C64A V D D _ M I X _ I F2A V D D _ M I X _ I F3A V D D _ L I N _ P A6A G N D _ L I N _ P A7A G N D _ P A8A V D D _ V O C _ P12A G N D _ V O C _ P9A V D D _ C O M B15A G N D _ C O M B16AGND17AGND22AD061AD162AD263X O C S _ Q 118X O S C _ Q 219X O S C 3 2 _ Q 121X O S C 3 2 _ Q 220R F _ I N4R F O U T5L110L211C H P _ O U T13R _ B I A S14DVDD40DVDD43DVDD50DGND23DGND24DGND32DGND41DGND49DVDD60R E S E T59P R O _ E25P R O G _ N58P 0 .0 / S C K33P 0 .1 / M O S I34P 0 .2 / M I S O51P 0 .352P 1 .026P 1 .135P 1 .236P 1 .337P 1 .438P 1 .553P 1 .654P 1 .755P 2 .0 / R X D 127P 2 .1 / T X D 128P 2 .239P 2 .342P 2 .444P 2 .545P 2 .656P 2 .757P 3 .0 / R X D 048P 3 .1 / T X D 047P 3 .2 / I N T 046P 3 .3 / I N T 131P 3 .4 / T 030P 3 .5 / P W M29U1C C 1 0 1 03 .3 VR 1 247KR 1 347KR 2 047KR 1 947K3 .3 V3 .3 VR 1 447KR 1 647KR 1 847KR 1 547KR 1 747KR 2 247K3 .3 V3 .3 V3 .3 V3 .3 V3 .3 V3 .3 V3 .3 V3 .3 VR 2 147KR 2 547KR 2 747K47KR 2 6R 2 847KR 2 347KR 2 447K3 .3 V3 .3 V3 .3 V3 .3 V3 .3 V3 .3 V3 .3 VR 3 047KR 2 947K47KR 3 13 .3 V3 .3 V3 .3 VR 3 847K47KR 3 747KR 3 647KR 3 547KR 3 447KR 3 247KR333 .3 V 3 .3 V 3 .3 V3 .3 V3 .3 V3 .3 V3 .3 V3 .3 V1KR61KR7P 2 .6P 2 .7P 0 .1 / M O S IP 0 .2 / M I S OP R O G NDVDDP 1 .0P O R _ ED2D1C 2 4 0 .1 u FC 2 50 .1 u FC 2 3 0 .1 u FC 2 60 .1 u FP 3 .0P 3 .1P 3 .0P 3 .1P 1 .1P 1 .2P 1 .3P 1 .4P 1 .5P 1 .6P 1 .7P 2 .0 / R X DP 2 .1 / T X D 1P 2 .2P 2 .3P 2 .4P 2 .5P 2 .6P 2 .7P 3 .2P 3 .3P 3 .4P 3 .5P 0 .3P 0 .0 / S C KP O R _ EP 0 .3P 1 .0P 1 .1P 1 .2P 1 .3P 1 .4P 1 .5P 1 .6P 1 .7P 2 .2P 2 .3P 2 .4P 2 .5P 3 .3P 3 .2P 3 .4P 3 .512J1V C C3 .3 VAD0AD21 23 45 67 89 1011 1213 1415 1617 1819 2021 22J5AD0AD2C 1 +1VDD2C 1 3C 2 +4C 2 5V E E6T 2 O U T7R 2 I N8R 2 O U T9T 2 I N10T 1 I N11R 1 O U T12R 1 I N13T 1 O U T14GND15V C C16U3M A X 3 2 3 23 .3 V0 .1 u FC 2 7 1包秀英1基于 C C 1 0 1 0 的溫度傳感器數(shù)據(jù)傳送板設計 圖 外部晶振電路 內(nèi)蒙古科技大學畢業(yè) 設計 說明書（畢業(yè) 論文 ） 19 XOSC_Q1 和 XOSC_Q2 為芯片時鐘信號 接口引腳，可接 3～ 24MHz 的外部晶振。為了得到更好的芯片使用性能 ， 本系統(tǒng)對晶振 Y Y2 分別采用 ， 。外部振蕩器電路可以驅(qū)動外部晶體、陶瓷諧振器、電容或 RC 網(wǎng)絡。也可以使用一個外部 CMOS 時鐘提供系統(tǒng)時鐘。對于晶體和陶瓷諧振器配置，晶體 /陶瓷諧振器必須接到XTAL1 和 XTAL2 引腳。外部振蕩器由外部振蕩器控制寄存器 OSCXCN 來進行配置。 系統(tǒng)時鐘可以自由地在內(nèi)部振蕩器和外部振蕩器之間進行切換 。 并且也可以在選擇內(nèi)部振蕩器時讓外部振蕩器保持在允許狀態(tài) ， 這樣可以避免在系統(tǒng)時 鐘被切換到外部振蕩器時的啟動延遲 。 外部振蕩器具有很高的可配置性 ， 為系統(tǒng)設置者提供了多種選擇 。時 鐘 信號可以從外部 CMOS 電平時鐘源 、 晶體或陶瓷諧振器 、 RC 組合電路或外部電容獲得。 內(nèi)部振蕩器本身的功耗與所選擇的頻率無關(guān) ， 但是整個器件的功耗 與 所選擇的頻率有關(guān) ， 隨著工藝 、 供電電壓及溫度的不同 ， 內(nèi)部振蕩器的精度在177。 20% 。 外部 CMOS時鐘 為 系統(tǒng)時鐘可以由一個接到 XTAL1 腳的外部 CMOS 電平時鐘源提供 ， 例如晶體振蕩器模塊或來自另一個微控制器的時鐘；外部晶體通常在需要一個精確的時 鐘 信號