【導(dǎo)讀】究所取得的研究成果。除了文中特別加以標(biāo)注引用的內(nèi)容外，本論文。不包含任何其他個人或集體已經(jīng)發(fā)表或撰寫的成果作品。識到本聲明的法律后果由本人承擔(dān)。本次設(shè)計采用了基于數(shù)字移相技術(shù)結(jié)合FPGA的脈沖寬度測量方法。然后在Altera公司的QuartusII環(huán)境下選用StratixIII系列的。EP3SE50F484C2芯片進行設(shè)計仿真。塊產(chǎn)生四個計數(shù)模塊，分別由計數(shù)時鐘信號CLK0，CLK90，CLK180和CLK270. 利用QuartusII提供的加法器模塊對四個計數(shù)。值進行相加，加法器最后輸出的數(shù)值就是測量得到的脈沖寬度。仿真出的三路信號中，測量誤差均在1ns以內(nèi)，故而測量誤差為ns量級，達(dá)到設(shè)計要求。

　　

【正文】 術(shù)結(jié)合 FPGA 設(shè)計出新型的脈沖寬度測量方案，可將測量精度提高到 ns 量級，移相即通過 FPGA 內(nèi)部鎖連環(huán)模塊（ PLL）的延時功能，使時鐘信號產(chǎn)生一定時間的滯后，新產(chǎn)生的信號與原始信號形成兩路同頻卻有一定相位差的時鐘信號，所以稱為移相。測量原理如圖 61 所示。 圖 61 數(shù)字移相法測量原理 通過移相技術(shù)對時鐘信號 CLK0 進行處理，依次移相 900，形成另外三路時鐘信號CLK90， CLK180 和 CLK270，分別使用以上四路時鐘信號驅(qū)動斯路計數(shù) 器對待測脈沖進行測量。假設(shè)時鐘信號 CLK0 的頻率為 f ，其周期則為 fT 1? ，四路時鐘對待測信號測量的計數(shù)值分別為 1N ， 2N ， 3N ， 4N ，則最后待測信號的測量值為： 4)(4 43214321 TNNNNTNNNNt ?????????? 式 (61) 通過式 (61)和圖 61 可以看出，時鐘信號 CLK0， CLK90， CLK180 和 CLK270 的每一個上升沿分別對應(yīng)于等效時鐘的一個上升沿，從而可以這樣表述：使用四路時鐘來測量 13 待測脈沖信號并將測量結(jié)果相加，等效于使用 4 倍頻的時鐘頻率 f4 的時鐘信號測量待測脈沖。根據(jù)前面介紹的脈沖計數(shù)法可知，測量結(jié)果的最大誤差為等效時鐘的時鐘周期，也即是時鐘信號 CLK0 的時鐘周期的 1/4，通過這樣的方式可以在不提高計數(shù)時鐘頻率的前提下，達(dá)到減小測量誤差、提高計時精度的目的。使用這一測量方法，在計數(shù)時鐘頻率為 250MHz 時，可得到時鐘頻率為 1GHz 的等效時鐘，從而使測量精度達(dá)到 ns 量級。 測量方案詳細(xì)設(shè)計 根據(jù)上文介紹的測量技術(shù)原理，下面將在 Altera 公司的 Quartus II 環(huán)境下選用 Stratix III 系列的 EP3SE50F484C2 芯片進行設(shè)計。 首先，利用 Quartus II 提供的鎖相環(huán)模塊（ PLL）生成四路一次相差 900相位的時鐘信號。為了降低高頻時鐘信號對印制面板設(shè)計帶來的影響，設(shè)計選用的輸入時鐘信號頻率為 50MHz，通過 PLL 進行 5 倍頻率產(chǎn)生頻率為 250MHz 的時鐘，并通過 PLL 的移相功能生成四路依次相差 900相位的計數(shù)時鐘信號 CLK0， CLK90， CLK180 和 CLK270， PLL 模塊如圖 62 所示。 圖 62 PLL 模塊 然后利用 Quartus II 提供的計數(shù)模塊（ COUNTER）產(chǎn)生四個計數(shù)模塊，分別由計數(shù)時鐘信號 CLK0， CLK90， CLK180 和 CLK270 驅(qū)動，在脈沖寬度內(nèi)進行計數(shù)。利用 Quartus II 提供 的加法器模塊（ ADD）對四個計數(shù)值進行相加。綜合計數(shù)模塊原理圖如圖 63 所示。其中，輸入引腳 pulse 為待測脈沖信號，輸入引腳 clr 為計數(shù)模塊清零信號，輸出引腳 width 為測量到的脈沖寬度輸出端。 14 A D DC O U N T E RC O U N T E RC O U N T E RC O U N T E RA D DA D DC L K 0C L K 9 0C L K 1 8 0C L K 2 7 0c l o c kc l o c kc l o c kc l o c kI N P U TV C CI N P U TV C Cc l rp u l s ew i d t hO U T P U TAAABBBA + BA + BA + B圖 63 綜合計數(shù)模塊原理圖 由于計數(shù)時鐘信號的頻率為 250MHz，其周期 T 為 4ns，根據(jù)上面介紹的技術(shù)原理公式 (61)可知，脈沖寬度為 4321 NNNNt ???? ， 即加法器最后輸出的數(shù)值就是測量得到的脈沖寬度，單位為 ns. 測量方案仿真結(jié)果 為驗證設(shè)計，在 Quartus II 環(huán)境下選用 Stratix III 系列的 EP3SE50F484C2 芯片進行設(shè)計仿真。仿真結(jié)果如圖 6圖 6圖 66 所示。 i n c l kp u l s ew i d t h0 0 0 0 0 0 2 43 4 . 8 9 7 9 2 n s + 3 5 . 8 4 n s十 進 制 結(jié) 果3 6圖 64 仿真示例一 15 i n c l kp u l s ew i d t h 0 0 0 0 0 0 A 49 8 3 . 0 4 n s+ 1 6 3 . 8 4 n s十 進 制 結(jié) 果1 6 4圖 65 仿真示例二 i n c l kp u l s ew i d t h0 0 0 0 0 4 F B十 進 制 結(jié) 果1 2 7 5圖 66 仿真示例三 仿真示例的脈沖寬度設(shè)定值與仿真測量值在表 61 中詳細(xì)列出。比較脈沖寬度設(shè)定值與測量值可知，仿真結(jié)果符合設(shè)計目標(biāo)，測量精度達(dá)到 ns 量級。 表 61 脈沖寬度設(shè)定值與測量值 序號 脈沖寬度設(shè)定值 (ns) 脈沖寬度測量值 (ns) 1 35 36 2 163 164 3 1275 1274 總結(jié) 本文介紹的脈沖寬度精確測量方法，在直接脈沖計數(shù)法的基礎(chǔ)上采用數(shù)字移相技術(shù)來提高測量精度，并通過仿真驗證了設(shè)計思路，將脈沖寬度的測量精度提高到 ns 量級。該測量方案可用于需要對脈沖寬度進行測量的各種實驗項目或者工程應(yīng)用中，且該系統(tǒng)可測量的脈沖寬度范圍寬，對大于 10ns 的脈沖都可進行測量。當(dāng)待測脈沖寬度變化時，只需根據(jù)脈沖寬度的可能上限更改計數(shù)器的位數(shù)，方便應(yīng)用于各種場合。 16 致 謝 在畢業(yè)論文即將完成之際，四年的大學(xué)生活也已落下帷幕，在這四年期間學(xué)到很多專業(yè) 課知識，同時也學(xué)到很多做人做事的道理，在這四年期間學(xué)到的一切也將成為我今后學(xué)習(xí)和生活源源不竭的動力。 在此，首先要衷心感謝我的指導(dǎo)老師╳╳ 副教授。在整個畢業(yè)設(shè)計期間，從基礎(chǔ)的學(xué)習(xí)、文獻資料的搜索，到研究工作的開展、深入至論文的撰寫，都得到了╳╳老師的悉心指導(dǎo)。╳╳老師對我專業(yè)知識和技能的培養(yǎng)，特別是硬件知識的掌握提供了巨大的幫助。陳老師嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度、淵博的學(xué)識、兢兢業(yè)業(yè)的工作作風(fēng)使我終身受益。 感謝同宿舍的╳╳╳同學(xué)，在畢業(yè)設(shè)計期間，他不斷的通知我他的進度、與我分享心得、為我收集相關(guān)資料。 感謝他為我提供了一個良好的求知和科研氛圍以及在我的畢業(yè)設(shè)計過程提供的各種幫助。 參考文獻 [1] 劉英 .脈寬的測量和參數(shù)分析 [J].電子信息對抗技術(shù) ,20xx,22(5):2327. [2] 梁勇 .EDA 技術(shù)教程 [M].北京：人民郵電出版社 ,20xx. [3] 吳大正 .信號與線性系統(tǒng)分析 [M].北京 :高等教育出版社 ,20xx. [4] 閻石 . 數(shù)字電子技術(shù)基礎(chǔ) (第四版 )[M].北京 :高等教育出版社 ,1998 . [5] 韓焱，張艷花，王康誼 .數(shù)字電子技術(shù)基礎(chǔ) [M].北京：電子工業(yè)出版社 ,20xx. [6] 樊昌信，曹麗娜 .通信原理 [M]. 北京：國防工業(yè)出版 ,20xx. [7] 李瑋 .示波器的使用與檢測技巧 [M]. 北京：化學(xué)工業(yè)出版社 .20xx. [8] 巨小寶 ,崔曉俊 ,山燕妮 .脈沖寬度測量新技術(shù) [J]. 電訊工程 ,1998,16(4):12. [9] 彭文竹 .基于 8253 的脈沖周期測量電路的設(shè)計及實現(xiàn) [J].現(xiàn)代計算 機 ,20xx,12(3):159160. [10] 路立平，杜峰，鹿曉力 .電脈沖寬度的數(shù)?；旌蠝y量法 [J].鄭州輕工業(yè)學(xué)院學(xué)報 (自 然科學(xué)版 ),20xx,18(4):14. [11] 劉竹琴，白澤生 . 一種基于單片機的數(shù)字頻率計的實現(xiàn) [J].現(xiàn)代電子技 術(shù) ,20xx,15(23):9091. [12] 穆蘭．單片微型計數(shù)機原理及接口技術(shù) [M].北京：機械工業(yè)出版社 ,1997. [13] 朱正為 .EDA 技術(shù)與應(yīng)用 [M].北京 :清華大學(xué)出版社 ,20xx. [14] 曾繁泰，陳美金． VHDL 程序設(shè)計 [M]．北京：清華大學(xué)出版社 ,20xx. [15] 郭照南 .電子技術(shù)與 EDA 技術(shù)課程設(shè)計 [M]．中南大學(xué)出版社 ,20xx. [16］陳立，王厚軍，田書林等．現(xiàn)代測試技術(shù) [M]．成都：電子科技大學(xué)出版社 ,20xx. [17] 潘松，黃繼業(yè) .EDA 技術(shù)實用教程 [M].北京 :科學(xué)出版社 ,20xx. [18] 褚振勇 .FPGA 設(shè)計及應(yīng)用 [M].西安 :西安電子科技大學(xué)出版社 ,20xx. [19] J R Armstrong,F G 設(shè)計表示和綜合 [M].李棕伯 ,王蓉暉譯 .北京 :機械 工業(yè)出版社 ,20xx.