【導(dǎo)讀】到了各種產(chǎn)品中。本系統(tǒng)以SOPC技術(shù)為核心，輔以必要的數(shù)模轉(zhuǎn)換電路，以。及相關(guān)的外圍模擬電路，構(gòu)成了一個(gè)基于SOPC技術(shù)的聲場(chǎng)測(cè)定系統(tǒng)。據(jù)讀取模塊、數(shù)據(jù)轉(zhuǎn)換模塊。整個(gè)系統(tǒng)使用QuartusII和SOPCBuilder軟件進(jìn)。行設(shè)計(jì)，包括NiosII處理器、Flash接口、SDRAM接口等。實(shí)現(xiàn)數(shù)據(jù)在片外存儲(chǔ)器之間的傳輸、VGA的顯示以及信號(hào)采集。載到Altera公司的CycloneII系列FPGA中，設(shè)計(jì)靈活，調(diào)試方便。

　　

【正文】 其工作方式上。 多通道串行 AD 的工作原理是，當(dāng)?shù)谝煌ǖ赖臄?shù)據(jù)轉(zhuǎn)換傳送完畢后進(jìn)入下一通道的數(shù)據(jù)轉(zhuǎn)換。在這個(gè)期間每個(gè)通道的數(shù)據(jù)會(huì)產(chǎn)生時(shí)間差。對(duì)于 FPGA來(lái)說(shuō)，它讀取的信號(hào)是單路串行的，再經(jīng)過內(nèi)部的數(shù)據(jù)處理，必然又會(huì)產(chǎn)生另一個(gè)時(shí)間差。兩者相疊加時(shí)間差將會(huì)無(wú)法控制，最終可能出現(xiàn) NIOS 核中讀取三路 MIC 的數(shù)據(jù)不在同一時(shí)間段。而在聲音采樣中也就是聲音不同步問題。 最終采用的方案是 MIC 采集聲音信號(hào)后進(jìn)行放大并比較直接進(jìn)入 FPGA，這樣三組 MIC 將保持理論上的同步。當(dāng)然這樣帶來(lái)了其他的問題，比如我們只能采集到高低電平而不能采集到聲音 的幅度。 MIC 放大模塊設(shè)計(jì) LM386 是美國(guó)國(guó)家半導(dǎo)體公司生產(chǎn)的音頻功率放大器，主要應(yīng)用于低電壓消費(fèi)類產(chǎn)品。為使外圍元件最少，電壓增益內(nèi)置為 20。 通過在 8 管腳外接28 電容、電阻， 便可將電壓增益調(diào)為任意值， 最大增益為 200。輸入端以地位參考，同時(shí)輸出端被自動(dòng)偏置到電源電壓的一半。 圖 3. 1 LM386 的原理圖 全芯片有 8 個(gè)管腳。 6 和 4 為供電和接地端 接 入 5V和 GND。 1 和 8 間通過加入電阻和電容可以調(diào)節(jié)放大倍數(shù)。 圖 為標(biāo)準(zhǔn)連接圖， 3 和 2 管腳是放大 器輸入端的正負(fù)輸入借口， 2 腳直接接地沒有漏電力流過大的問題。 7 管腳是旁路管腳，可以用于電路測(cè)試 。 5 腳為 輸出管腳，是放大信號(hào)的輸出。 圖 3. 2 LM386 應(yīng)用電路 29 圖 為根據(jù)實(shí)際情況設(shè)計(jì)的兩級(jí)放大圖 。圖中共有三組放大電路，這對(duì)應(yīng)三組相同的 MIC，每一級(jí)放大 25 倍。兩級(jí)總共放大倍數(shù)為 625 倍，若 MIC的輸入電壓為 5mv，經(jīng)過放大后電壓應(yīng)在 左右。 圖 3. 3 設(shè)計(jì)電路 比較模塊設(shè)計(jì) LM339 內(nèi)部包括有四個(gè)獨(dú)立的、高增益、內(nèi)部頻率補(bǔ)償?shù)碾p運(yùn)算放大器，適合于電源電壓范圍很寬的單電源使用，也適用于雙電源工作模式，在推薦的工作條件下，電源電流與電源電壓無(wú)關(guān)。它的使用范圍包括傳感放大器、直流增益模塊和其他所有可用單電源供電的使用運(yùn)算放大器的場(chǎng)合。 圖 為L(zhǎng)M339 原理圖。 30 圖 3. 4 LM339 原理圖 本系統(tǒng)將使用一片 LM339 構(gòu)成三組滯回比較器。在 LM339 中，四個(gè)運(yùn)算放大器為并發(fā)操作，不會(huì)有先后問題，這也在很大程度消除了器件帶來(lái)的時(shí)間延遲的影響。圖 為系統(tǒng)中運(yùn)用到的比較電路 圖 3. 5 比較器設(shè)計(jì)電路 系統(tǒng)這里需要做的是一個(gè)滯回比較器，作用是將前端放大的聲音信號(hào)轉(zhuǎn)換為電平信號(hào)。使用滯回比較器的原因是被比較的電壓 VEE 可調(diào)，同時(shí)滯回比較對(duì)信號(hào)有一個(gè)保持效果，能夠?yàn)V除瞬間的環(huán)境噪音或芯片自身帶來(lái)的毛刺現(xiàn)31 象。同時(shí)我們把比較電壓設(shè)定在一個(gè)比較高的門限值，這樣能夠很好地濾除環(huán)境底噪。 LM339 最大的好處就是其輸出是一個(gè)穩(wěn)定的電平，不需要在輸出端加穩(wěn)壓二極管便可達(dá)到效果。 輸出接口的穩(wěn)壓管能夠?qū)⑤敵鲭妷籂?制在 以上。加上輸出電阻的幫助，這塊運(yùn)放與后級(jí) 。 VGA 顯示模塊設(shè)計(jì) VGA 接口定義 表 3. 1 VGA 接口物理定義 管腳 定義 1 紅基色 red 2 綠基色 green 3 藍(lán)基色 blue 4 地址碼 ID Bit 5 自測(cè)試 ( 各廠家定義不同 ) 6 紅地 7 綠地 8 藍(lán)地 9 保留 ( 各廠家定義不同 ) 10 數(shù)字地 11 地址碼 32 12 地址碼 13 行同步 14 場(chǎng)同步 15 地址碼 ( 各廠家定義不同 ) 顯示器輸入信號(hào)采用 15 針的 VGA 接口，表 為接口中的管腳分配，在系統(tǒng)設(shè)計(jì)中將通過對(duì) FPGA 管腳分配將其與 VGA 對(duì)應(yīng)管腳聯(lián)通。 下圖 中所示為 VGA 接口構(gòu)造。這個(gè)接口已經(jīng)存在于開發(fā)板中，只要進(jìn)行管腳分配就可調(diào)用。 圖 3. 6VGA 接口構(gòu)造 15 針 D 型顯示器信號(hào)電纜連接器針腳說(shuō)明如下： 第 1， 2， 3 腳輸人圖像的三基色模擬信號(hào)，它們是幅值為 (峰－ 峰值 )的正信號(hào)，輸入阻抗為 75Ω； 第 6， 7， 8 腳分別接紅、綠、藍(lán)三信號(hào)線的屏蔽線； 第 13， 14 腳輸入分離的行場(chǎng)同步信號(hào)，它們是 TTL 電平的正或負(fù)的脈沖33 信號(hào)。水平同步脈寬應(yīng)大于 1us，垂直同步脈沖寬度應(yīng)大于 560us。這在軟件設(shè)計(jì)中是有用的約束。 第 12， 15 腳的信號(hào)用于實(shí)現(xiàn)顯示器和主機(jī)的雙向通信。在 “即插即用 ”系統(tǒng)中，存在串行電可擦寫存儲(chǔ)器（ EEPROM）中的關(guān)于該顯示器的信息。在時(shí)鐘的控制下，通過串行數(shù)據(jù)線輸入主機(jī)，使主機(jī)了解該顯示器的性能、制造廠商和型號(hào)，自動(dòng)優(yōu)化顯示系統(tǒng)。 VGA 接口及 外圍電路設(shè)計(jì) 圖 3. 7 VGA 接口外圍電路圖 圖 為 VGA 接口外圍電路，也是這個(gè)系統(tǒng)的關(guān)鍵部分。系統(tǒng)中最重要34 的部分是 VGA 時(shí)序的產(chǎn)生，是正常輸出顯示的關(guān)鍵，他包含在 VGA 控制器中。 VGA 控制器是用 SOPC Builder 中的 interface tO user logic 生成的，首先用硬件描述語(yǔ)言定義一個(gè)時(shí)序輸出和 RGB 信號(hào)輸出模塊，點(diǎn)時(shí)鐘 25． 175 MHz由開發(fā)板提供的 50 MHz 的時(shí)鐘經(jīng)鎖相環(huán)分頻產(chǎn)生，鎖相環(huán)是通過 MegWizard工具加入系統(tǒng)的。 他實(shí)現(xiàn)了 VGA 輸出所需的點(diǎn)時(shí)鐘、復(fù)合同步控制信號(hào)、復(fù)合消隱控制信號(hào)、行同步和場(chǎng)同步信號(hào)。同時(shí)，他完成了從寄存器內(nèi)讀取輸出顯示命令及位圖數(shù)據(jù)。其中點(diǎn)時(shí)鐘、復(fù)合同步控制信號(hào)、復(fù)合消隱控制信號(hào)和RGB 數(shù)字信號(hào)輸入給 ADV7123，行同步、場(chǎng)同步和由 ADV7123 轉(zhuǎn)換輸出的RGB 模擬信號(hào)輸入給 VGA 顯示器。另外，還要用硬件描述語(yǔ)言實(shí)現(xiàn)對(duì)寄存器的讀寫，以使 VGA 控制器端口符合 Avalon 接口規(guī)范。 ADV7123 應(yīng)用 由于 VGA 顯示器接收的 RGB 信號(hào)為模擬量，因此數(shù)據(jù)從數(shù)據(jù)從vga_contoller 輸 出后必須經(jīng)過 DA 轉(zhuǎn)換才能送至 LCD 接口。 ADV7123 是一塊高速數(shù)模轉(zhuǎn)換芯片，最大采樣 速率為 240Mhz。 35 圖 3. 8 主要管腳定義： BLANK：復(fù)合消隱輸入 低電平有效。當(dāng)其輸出為 0 時(shí) RGB 管腳輸入無(wú)效 。 SYNC：復(fù)合同步輸入，低電平有效。 CLOCK：時(shí)鐘輸入。 R0~R9， G0~G9， B0~B9：紅、綠、藍(lán)像素?cái)?shù)據(jù)輸入。 IOR， IOG， IOB：紅、綠、藍(lán)模擬輸出。 VGA 顯示接口原理 計(jì)算機(jī)顯示器的顯示有許多標(biāo)準(zhǔn)，常見的有 VGA L1]、 SVGA 等。本系統(tǒng)采用 FPGA 實(shí)現(xiàn)圖像顯示控制器，這在產(chǎn)品開發(fā)設(shè)計(jì)中廣泛應(yīng)用。常見的彩色顯示器一般由 CRT(陰極射線管 )構(gòu)成，彩色是由 G、 R、 B(綠： Green，紅：Red，藍(lán)： Blue)3 基色組成。顯示是采用逐行掃描的方式解決，陰極射線槍發(fā)出電子柬打在涂有熒光粉的熒光屏上，產(chǎn)生 GRB 3 基色，合成一個(gè)彩色像素。36 掃描從屏幕的左上方開始，從左到右，從上到下，逐行掃描，每掃完一行，電子柬回到屏幕的左邊下一行的起始位置，在這期間， CRT 對(duì)電子柬進(jìn)行消隱，每行結(jié)束時(shí)，用行同步信號(hào)進(jìn)行行同步；掃描完所有行，用場(chǎng)同 步信號(hào)進(jìn)行場(chǎng)同步．并使掃描回到屏幕的左上方，同時(shí)進(jìn)行場(chǎng)消隱，并預(yù)備進(jìn)行下一次的掃描。 LCD 顯示器的顯示原理與 CRT 顯示器有著明顯的區(qū)別。 液晶顯示器 (LCD)英文全稱為 Liquid Crystal Display，它一種是采用了液晶控制透光度技術(shù)來(lái)實(shí)現(xiàn)色彩的顯示器。和 CRT 顯示器相比， LCD 的優(yōu)點(diǎn)是很明顯的。由于通過控制是否透光來(lái)控制亮和暗，當(dāng)色彩不變時(shí)，液晶也保持不變，這樣就無(wú)須考慮刷新率的問題。對(duì)于畫面穩(wěn)定、無(wú)閃爍感的液晶顯示器，刷新率不高但圖像也很穩(wěn)定。 LCD 顯示器還通過液晶控制透光度的技術(shù)原理讓底板 整體發(fā)光，所以它做到了真正的完全平面。而且它有完全沒有輻射的優(yōu)點(diǎn)，即使長(zhǎng)時(shí)間觀看LCD 顯示器屏幕也不會(huì)對(duì)眼睛造成很大傷害。 LCD 顯示器的工作原理：從液晶顯示器的結(jié)構(gòu)來(lái)看，無(wú)論是筆記本電腦還是桌面系統(tǒng)，采用的 LCD 顯示屏都是由不同部分組成的分層結(jié)構(gòu)。 LCD 由兩塊玻璃板構(gòu)成，因?yàn)橐壕Р牧媳旧聿⒉话l(fā)光，所以在顯示屏兩邊都設(shè)有作為光源的燈管，而在液晶顯示屏背面有一塊背光板（或稱勻光板）和反光膜，背光板是由熒光物質(zhì)組成的可以發(fā)射光線，其作用主要是提供均勻的背景光源。背光板發(fā)出的光線在穿過第一層偏振過濾層之后進(jìn)入包含 成千上萬(wàn)液晶液滴的液晶層。液晶層中的液滴都被包含在細(xì)小的單元格結(jié)構(gòu)中，一個(gè)或多個(gè)單元格構(gòu)成屏幕上的一個(gè)像素。在玻璃板與液晶材料之間是透明的電極，電極分為行和列，在行與列的交叉點(diǎn)上，通過改變電壓而改變液晶的旋光狀態(tài)，液晶材料37 的作用類似于一個(gè)個(gè)小的光閥。在液晶材料周邊是控制電路部分和驅(qū)動(dòng)電路部分。當(dāng) LCD 中的電極產(chǎn)生電場(chǎng)時(shí)，液晶分子就會(huì)產(chǎn)生扭曲，從而將穿越其中的光線進(jìn)行有規(guī)則的折射，然后經(jīng)過第二層過濾層的過濾在屏幕上顯示出來(lái)。 有些廠商在顯示電路中加入了一片 IC 圖像輸出控制芯片，專門對(duì)顯示信號(hào)進(jìn)行處理的方法來(lái)實(shí) 現(xiàn)的。 IC 芯片可以根據(jù) VGA 輸出顯卡信號(hào)頻率，調(diào)整信號(hào)響應(yīng)時(shí)間。由于沒有改變液晶體的物理性質(zhì)，因此對(duì)其亮度、對(duì)比度、 色彩飽和度都沒有影響。而且 LCD 的信號(hào)可以與 CRT 的 VGA 信號(hào)完全兼容而沒有問題。 38 VGA 時(shí)序信號(hào)的產(chǎn)生 圖 3. 9 VGA 時(shí)序圖 圖 所示是計(jì)算機(jī) VGA(64O 480， 60 Hz)圖像格式的信號(hào)時(shí)序圖，其像素 時(shí)鐘 DCLK 為 25． 175 MHz，場(chǎng)頻為 59． 94 Hz 圖中， Vsync 為場(chǎng)同步信號(hào)， 1 場(chǎng)時(shí)間周期 Tsync 為 16． 683 ms。每場(chǎng)有 525 行，其中 480 行為有效顯示行， 45 行為場(chǎng)消隱期。場(chǎng)同步信號(hào) Vsync 每場(chǎng)有一個(gè)脈沖，該脈沖的低電平寬度 t 為 63 微秒（ 2 行）。場(chǎng)消隱期包括場(chǎng)同步時(shí)間 Twv 、場(chǎng)消隱前肩39 Thv(13 行 )、場(chǎng)消隱后肩 Tvh (30 行 )，共 45 行。 行周期 Tsync 為 31． 78us，每顯示行包括 800 點(diǎn)，其中 640 點(diǎn)為有效顯示區(qū)， 160 點(diǎn)為行消隱期 (非顯示區(qū) )。行同步信號(hào) Hsync 每行有一個(gè)脈沖，該脈沖的低電平寬度 Twh 為 3． 81 us(即 96 個(gè) DCLK)；行消隱期包括行同步時(shí)間Twh ，行消 隱前肩 Thr(19 個(gè) DCLK)和行消隱后肩 (45 個(gè) DCLK)，共 160 個(gè)點(diǎn)時(shí)鐘。復(fù)合消隱信號(hào)是行消隱信號(hào)和場(chǎng)消隱信號(hào)的邏輯與，在有效顯示期復(fù)合消隱信號(hào)為高電平，在非顯示區(qū)域是低電平。 FPGA 系統(tǒng) 設(shè)計(jì) 本系統(tǒng)需要完成聲場(chǎng)測(cè)定功能以及 VGA 顯示器的實(shí)時(shí)顯示。硬件可以分為以下幾個(gè)部分。 鎖相環(huán)模塊：分別為 VGA 控制、聲音采樣提供參考時(shí)鐘。 VGA 控制模塊 :完成 VGA 時(shí)序信號(hào)及高速 DA 轉(zhuǎn)換控制。 外部存儲(chǔ)模塊 ：完成從片外存儲(chǔ)器中讀取圖像數(shù)據(jù)并送至 VGA 控制模塊。 聲音處理模塊：根據(jù)聲音傳播原理， 通過聲音到達(dá)三個(gè) MIC 的先后順序來(lái) 對(duì)聲音位置進(jìn)行判定。 整體框圖如圖 所示。 40 圖 3. 10 實(shí)現(xiàn)本系統(tǒng)的功能，需要解決兩大問題，一是聲音處理，二是 VGA 顯示。系統(tǒng)硬件模塊如圖 所示。 在后面的章節(jié)中將對(duì)各個(gè)功能的實(shí)現(xiàn)方法做具體介紹。 41 圖 3. 11 鎖相環(huán)模塊 FPGA 片內(nèi)嵌入 pll 鎖相環(huán)可以通過對(duì)一個(gè)時(shí)鐘信號(hào)的倍頻或分頻生成多個(gè)片內(nèi)時(shí)鐘，從而提供不同的邏輯應(yīng)用。 直接來(lái)自外部的時(shí)鐘相比，這種 片內(nèi)時(shí)鐘可以減少時(shí)鐘延時(shí)和時(shí)鐘變形，減少片內(nèi)干擾；還可以改善時(shí)鐘的建立時(shí)間和保持時(shí)間。 圖 為生成的鎖相環(huán)模塊。 42 圖 3. 12 鎖相環(huán)模塊 提供 VGA 標(biāo)準(zhǔn)時(shí)鐘是鎖相環(huán)在這個(gè)系統(tǒng)中的最大用途。 FPGA 時(shí)鐘總線頻率為 50Mhz，而在 640*480 輸出分辨率下，提供給 ADV7123 的頻率應(yīng)是。因此需要對(duì)其進(jìn)行時(shí)鐘轉(zhuǎn)換。鎖相環(huán)的任務(wù)就是將 50Mhz 的時(shí)鐘轉(zhuǎn)換成為 的時(shí)鐘。 鎖相環(huán)的建立時(shí)通過 QuartusⅡ 中的 MegaZard Plugin Manager 工具 來(lái) 實(shí)現(xiàn)的。 首先 在 Tools 菜單中選擇 MegaZard Plugin Manager，對(duì)彈出的界面選擇“Creat a new custom…” 項(xiàng)，定制一個(gè)新的模塊。單擊 Next 按鈕后，產(chǎn)生如圖 的對(duì)話框，在左欄選擇 I/O 項(xiàng)下的 ALTPLL，再選擇 CycloneⅡ 器件和 VHDL語(yǔ)言方式，最后輸入設(shè)計(jì)文件存放的路徑和文件名。單擊 Next 按鈕彈出如圖 所示窗口。 43 圖 3. 13 建立鎖相環(huán)宏模塊 圖 所示的對(duì)話框中， 可對(duì) 參考時(shí)鐘進(jìn)行頻率設(shè)置，同時(shí)選擇鎖相環(huán)的類型；在單擊 Next 后的窗口中將對(duì)輸出頻率、占空比、時(shí)鐘相移等進(jìn)行設(shè)計(jì)，最終完成