【正文】 onnect Special Interest Group(外圍部件互連專業(yè)組 )，簡稱PCISIG。 PCI是一種先進(jìn)的局部總線，已成為局部總線的新標(biāo)準(zhǔn) ,廣泛應(yīng)用于現(xiàn)代微機(jī)（臺(tái)式）、工作站和便攜機(jī)。 ? 目前，與 PCI總線有關(guān)的協(xié)議的最新版本是 PCI總線規(guī)范 、 PCIPCI橋規(guī)范 、PCI系統(tǒng)設(shè)計(jì)指南 、 PCI BIOS標(biāo)準(zhǔn) 本、 PCI總線電源管理接口規(guī)范 、 PCI熱插拔規(guī)范 PCI移動(dòng)設(shè)計(jì)指南 。 二、 PCI局部總線的主要性能和特點(diǎn) ? 它獨(dú)立于處理器，支持多種處理器。 ? 結(jié)構(gòu)上，它將處理器子系統(tǒng)和外設(shè)分開。為 PCI總線設(shè)計(jì)的外設(shè)是針對 PCI的，可以獨(dú)立于處理器設(shè)計(jì)和升級(jí)，也不會(huì)因處理器的變化而使外設(shè)過時(shí)。 （ 1） PCI總線的主要性能： ? 支持 10臺(tái)外設(shè) ? 總線時(shí)鐘頻率 ? 最大數(shù)據(jù)傳輸速率 133MB/s ? 時(shí)鐘同步方式 ? 與 CPU及時(shí)鐘頻率無關(guān) ? 總線寬度 32位（ 5V/） /64位（ 5V/） ? 能自動(dòng)識(shí)別外設(shè) ? 特別適合與 Intel的 CPU協(xié)同工作 （ 2） 其它特點(diǎn)： ? 具有與處理器和存儲(chǔ)器子系統(tǒng)完全并行操作的能力 ? 具有隱含的中央仲裁系統(tǒng) ? 采用多路復(fù)用方式（地址線和數(shù)據(jù)線）減少了引腳數(shù) ? 支持 64位尋址 ? 完全的多總線主控能力 ? 提供地址和數(shù)據(jù)的奇偶校驗(yàn) ? 可以轉(zhuǎn)換 5V和 PCI總線結(jié)構(gòu)連接方式 ? CPU總線和 PCI總線由橋接電路（習(xí)慣上稱為北橋芯片）相連。 ? PCI總線和 ISA/EISA總線之間也通過橋接電路（習(xí)慣上稱為南橋芯片）相連。 ? 其它連接方式，如雙 PCI總線 方式、 PCIPCI方式、多處理器服務(wù)器方式等。 四、 PCI插槽和 PCI擴(kuò)展卡 ? （ 1） PCI插槽 ? 兩種，一種是 32位的，另一種是 64位的，而每種插槽又分為 5V和 。 ? 在 PC機(jī)上使用最多的是 5V的 32位 PCI插槽。 ? 1～ 62腳是 32位卡槽 。 ? 63～ 94腳是 64位卡槽的擴(kuò)展部分 。 （ 2） PCI插卡 ? 長卡的尺寸是 312mm長，高 ? 短卡高度不變，長度為 。 PCI總線信號(hào)定義 ? PCI總線的信號(hào)線共有 100根， ? PCI應(yīng)用系統(tǒng)中、如果某設(shè)備取得了總線控制權(quán) ,就稱其為“主設(shè)備”；而被主設(shè)備選中以進(jìn)行通信的設(shè)備稱為“從設(shè)備”或“目標(biāo)節(jié)點(diǎn)”。 ? 為了實(shí)現(xiàn)數(shù)據(jù)處理、尋址、接口控制、仲裁等系統(tǒng)功能，若作為主設(shè)備則需要 49條引腳；作為目標(biāo)的設(shè)備至少需要 47條引腳。 ? 可選信號(hào) 51條。 (1) 系統(tǒng)引線 ? CLK in：總線時(shí)鐘信號(hào)。對于所有的PCI設(shè)備均為輸入，為所有 PCI上的接口傳輸提供時(shí)序。其最高頻率可達(dá) 33MHz /66MHz，最低頻率一般為 0(DC)。這一頻率也稱為 PCI的工作頻率。 ? RST in：復(fù)位信號(hào)。用來使 PCI專用的特性寄存器和定時(shí)器相關(guān)的信號(hào)恢復(fù)到規(guī)定的初始狀態(tài)。 (2) 地址和數(shù)據(jù)引線 ? AD31～ AD0 t / s：地址、數(shù)據(jù)多路復(fù)用的輸入／輸出信號(hào)。在 FRAME有效時(shí)，是地址周期；在 IRDY和 TRDY 同時(shí)有效時(shí)，是數(shù)據(jù)周期。 ? 一個(gè) PCI總線的傳輸中包含了一個(gè)地址周期和一個(gè) (或多個(gè) )數(shù)據(jù)周期。 PCI總線支持突發(fā)式的讀寫功能。 ? 地址周期為一個(gè)時(shí)鐘周期，在該周期中AD31～ AD0線上含有一個(gè) 32位的物理地址。對于 I／ O操作，只需一個(gè)字節(jié)的地址；若是存儲(chǔ)器操作和配置操作，則需要雙字地址。 ? 在數(shù)據(jù)周期中， AD7～ AD0為最低數(shù)據(jù)字節(jié)，AD31～ AD24為最高數(shù)據(jù)字節(jié)，傳輸數(shù)據(jù)的字節(jié)數(shù)是可變的，可以是 1字節(jié)、 2字節(jié)或 4字節(jié)，這由字節(jié)使能信號(hào) C/BE3~0指定。 ? 當(dāng) IRDY有效時(shí)，表示寫數(shù)據(jù)穩(wěn)定有效， TRDY有效表示讀數(shù)據(jù)穩(wěn)定有效。 ? C／ BE0~3 t / s ：總線命令和字節(jié)使能多路復(fù)用信號(hào)線。 ? 在地址周期內(nèi)，這四條線上傳輸?shù)氖强偩€命令； ? 在數(shù)據(jù)周期內(nèi)，傳輸?shù)氖亲止?jié)使能信號(hào)，用來表示在整個(gè)數(shù)據(jù)周期中， AD31～AD0線上哪些字節(jié)為有效數(shù)據(jù)。例如，C/BE0對應(yīng)于最低字節(jié)， C/BE2對應(yīng)于第二字節(jié)。 ? PAR t / s ：針對 AD31～ AD00和 C/BE3~0進(jìn)行奇偶校驗(yàn)的校驗(yàn)位，可被所有 PCI設(shè)備或模塊所使用。 ? 對于地址信號(hào)，在地址期之后的一個(gè)時(shí)鐘周期PAR穩(wěn)定并有效； ? 對于數(shù)據(jù)信號(hào)，在 IRDY(寫操作時(shí) )或 TRDY（讀操作時(shí)）有效之后的一個(gè)時(shí)鐘周期 PAR穩(wěn)定并有效。一旦 PAR有效，便一直維持直到數(shù)據(jù)期完成之后的一個(gè)時(shí)間周期為止。 ? 寫操作時(shí)， PAR由主設(shè)備驅(qū)動(dòng)；讀操作時(shí)，PAR由從設(shè)備驅(qū)動(dòng)。 (3) 接口控制信號(hào) ? FRAME s / t / s ：幀周期信號(hào)。由當(dāng)前主設(shè)備驅(qū)動(dòng)，表示一次訪問的開始和持續(xù)時(shí)間，直到從設(shè)備對最后一次數(shù)據(jù)傳輸就緒而撤出。 ? IRDY s／ t / s ：主設(shè)備準(zhǔn)備好的信號(hào)。該信號(hào)有效表明發(fā)起本次傳輸?shù)脑O(shè)備能夠完成一個(gè)數(shù)據(jù)周期。 ? 它要與 TRDY配合使用，當(dāng)這兩者同時(shí)有效時(shí)，才能進(jìn)行完整的數(shù)據(jù)傳輸，否則即為等待周期。在寫周期中，該信號(hào)有效時(shí)，表示有效的數(shù)據(jù)信號(hào)已在 AD31～ AD0中建立；在讀周期中，該信號(hào)有效時(shí)，表示主設(shè)備已做好接收數(shù)據(jù)的準(zhǔn)備。 ? TRDY s／ t / s ：從設(shè)備準(zhǔn)備好信號(hào)。該信號(hào)有效表示從設(shè)備已做好完成當(dāng)前數(shù)據(jù)傳輸?shù)臏?zhǔn)備工作，此時(shí)可進(jìn)行相應(yīng)的數(shù)據(jù)傳輸。 ? 同樣，該信號(hào)要與 IRDY配合使用，這兩者同時(shí)有效時(shí)數(shù)據(jù)才能進(jìn)行完整傳輸。在寫周期內(nèi)該信號(hào)有效表示從設(shè)備已做好了接收數(shù)據(jù)的準(zhǔn)備。在讀周期內(nèi)，該信號(hào)有效表示有效數(shù)據(jù)已被送入 AD31～AD0中。 ? 同理， IRDY和 TRDY的任何一個(gè)無效時(shí)都為等待周期。 ? STOP s／ t / s ：停止數(shù)據(jù)傳送信號(hào)，該信號(hào)由從設(shè)備發(fā)出。它有效時(shí)，表示從設(shè)備請求主設(shè)備終止當(dāng)前的數(shù)據(jù)傳送。 ? LOCK s／ t / s ：鎖定信號(hào)。是由 PCI總線上發(fā)起數(shù)據(jù)傳輸?shù)脑O(shè)備控制的，當(dāng) LOCK信號(hào)有效時(shí)，表示驅(qū)動(dòng)它的設(shè)備所進(jìn)行的操作可能需要多次傳輸才能完成，此設(shè)備的操作將獨(dú)占總線資源。 ? 如果有幾個(gè)不同的設(shè)備在使用總線，但對LOCK的控制權(quán)只屬于一個(gè)主設(shè)備。如果某一設(shè)備需要訪問存儲(chǔ)器，那么訪問存儲(chǔ)器的操作必須實(shí)現(xiàn)鎖定，以便實(shí)現(xiàn)主設(shè)備對該存儲(chǔ)器的完全獨(dú)占性訪問。連接系統(tǒng)存儲(chǔ)器的主橋路也必須使用 LOCK。 ? IDSEL in ：初始化設(shè)備選擇信號(hào)。在參數(shù)配置讀寫傳輸期間，用作片選信號(hào)。 ? DEVSEL s／ t / s ：設(shè)備選擇信號(hào)。由從設(shè)備驅(qū)動(dòng)，該信號(hào)有效時(shí)，表示驅(qū)動(dòng)它的設(shè)備已成為當(dāng)前訪問的從設(shè)備。它有效表明總線上的某一設(shè)備已被選中。 ? (4)仲裁信號(hào) ? REQ t／ s：總線請求信號(hào)。該信號(hào)一旦有效即表示驅(qū)動(dòng)它的設(shè)備要求使用總線。它是一個(gè)點(diǎn)到點(diǎn)的信號(hào)線，任何主設(shè)備都應(yīng)該有自己的 REQ信號(hào)。 ? GNT t / s ：總線允許信號(hào)。用來向申請占用總線的設(shè)備表示其請求已獲批準(zhǔn)。這也是一個(gè)點(diǎn)到點(diǎn)的信號(hào)線，任何主設(shè)備都應(yīng)有自己的 CNT信號(hào)。 ? (5)錯(cuò)誤報(bào)告信號(hào) ? 為了能使數(shù)據(jù)可靠、完整地傳輸， PCI局部總線標(biāo)準(zhǔn)要求所有掛于其上的設(shè)備都應(yīng)具有錯(cuò)誤報(bào)告線。 ? PERR s／ t／ s ：數(shù)據(jù)奇偶校驗(yàn)錯(cuò)誤報(bào)告信號(hào)。 ? 一個(gè)設(shè)備只有在響應(yīng)設(shè)備選擇信號(hào)DEVSEL和完成數(shù)據(jù)期之后，才能報(bào)告一個(gè) PERR。對于每個(gè)數(shù)據(jù)接收設(shè)備，如果發(fā)現(xiàn)數(shù)據(jù)有錯(cuò)誤，就應(yīng)在數(shù)據(jù)收到后的兩個(gè)時(shí)鐘周期內(nèi)將 PERR激活。 ? 該信號(hào)的持續(xù)時(shí)間與數(shù)據(jù)期的多少有關(guān)，如果是一個(gè)數(shù)據(jù)期，則最小持續(xù)時(shí)間為一個(gè)時(shí)鐘周期；若是一連串的數(shù)據(jù)期并且每個(gè)數(shù)據(jù)期都有錯(cuò)，那么 PERR的持續(xù)時(shí)間將多于一個(gè)時(shí)鐘周期。由于該信號(hào)是持續(xù)的三態(tài)信號(hào)，所以該信號(hào)在釋放前必須先驅(qū)動(dòng)為高電平。 ? SERR o／ d：系統(tǒng)錯(cuò)誤報(bào)告信號(hào)。該信號(hào)用于報(bào)告地址奇偶錯(cuò)、特殊命令序列中的數(shù)據(jù)奇偶錯(cuò)，以及其他可能引起災(zāi)難性后果的系統(tǒng)錯(cuò)誤。 ? 它是漏極開路信號(hào)，由返遣錯(cuò)誤的單元驅(qū)動(dòng)，在一個(gè) PCI時(shí)鐘內(nèi)有效。該信號(hào)的發(fā)出與時(shí)鐘同步，因而它能滿足總線上所有其他信號(hào)的建立時(shí)間和保持時(shí)間的要求。 謝謝觀看 /歡迎下載 BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH