嵌入式系統(tǒng)原理及應(yīng)用-chapter3-arm7tdmi簡介-資料下載頁
2025-01-23 23:40本頁面
【正文】 ， ARM7TDMI執(zhí)行位于 0x1C處的指令。 最大的 IRQ延遲時間與之相似，但必須考慮到這樣一種情況，當(dāng)更高優(yōu)先級的 FIQ和 IRQ同時申請時， IRQ要延遲到 FIQ處理程序允許 IRQ中斷時才處理（可能需要對中斷控制器進(jìn)行相應(yīng)的操作）。 IRQ延遲時間也要相應(yīng)增加。 哈工大華德應(yīng)用技術(shù)學(xué)院計算機(jī)應(yīng)用技術(shù)系 中斷延遲? 最小中斷延遲 FIQ或 IRQ的最小中斷延遲是請求通過同步器的時間 Tsyncmin加上 Tfiq（共 4個處理器周期）。 哈工大華德應(yīng)用技術(shù)學(xué)院計算機(jī)應(yīng)用技術(shù)系 復(fù)位? 復(fù)位 當(dāng) nRESET信號被拉低時（一般外部復(fù)位引腳電平的變化和芯片的其它復(fù)位源會改變這個內(nèi)核信號）， ARM7TDMI處理器放棄正在執(zhí)行的指令 。 在復(fù)位后，除 PC和 CPSR之外的所有寄存器的值都不確定。哈工大華德應(yīng)用技術(shù)學(xué)院計算機(jī)應(yīng)用技術(shù)系 復(fù)位? 復(fù)位 當(dāng) nRESET信號再次變?yōu)楦唠娖綍r， ARM處理器執(zhí)行下列操作： M[4:0]變?yōu)?b10011（管理模式）； CPSR中的 I和 F位； CPSR中的 T位； PC從地址 0x00開始對下一條指令進(jìn)行取指； ARM狀態(tài)并恢復(fù)執(zhí)行 。 哈工大華德應(yīng)用技術(shù)學(xué)院計算機(jī)應(yīng)用技術(shù)系 許多 ARM實現(xiàn)在前一條指令的執(zhí)行尚未完成時將指令從存儲器中取出。這個動作稱為 指令的預(yù)取 。指令的預(yù)取并不是實際執(zhí)行指令。芯片的生產(chǎn)廠商可以自由選擇預(yù)取指令的數(shù)目。被預(yù)取的指令可能得不到運行，可能的原因是：167。發(fā)生異常；167。發(fā)生跳轉(zhuǎn)； 指令的預(yù)取和自修改代碼哈工大華德應(yīng)用技術(shù)學(xué)院計算機(jī)應(yīng)用技術(shù)系 當(dāng)讀取 PC時，得到的指令地址比正在執(zhí)行指令的地址落后兩條指令：167。對于 ARM指令，得到的地址是它自身地址 +8；167。對于 Thumb指令，得到的地址是它自身地址 +4； 雖然生產(chǎn)廠商可以選擇預(yù)取指令的數(shù)目，但是仍然可以保證讀取 PC所得到地址比它自身地址落后兩條指令。 指令的預(yù)取和自修改代碼哈工大華德應(yīng)用技術(shù)學(xué)院計算機(jī)應(yīng)用技術(shù)系 在預(yù)取之前要進(jìn)行 轉(zhuǎn)移預(yù)測 ，例如在執(zhí)行一條分支指令，此時要判斷是預(yù)取分支指令之后的指令還是轉(zhuǎn)移目標(biāo)地址的指令。 指令的預(yù)取和自修改代碼哈工大華德應(yīng)用技術(shù)學(xué)院計算機(jī)應(yīng)用技術(shù)系?????????內(nèi)核流水性執(zhí)行譯碼預(yù)取 LDR R0,AddInstr STR R0,NextInstrNextInstr SUB R1,R1,1 . . .AddInstr ADD R1,R1,1(1)(2)(4)(3) 在存儲器中的指令可能在它被預(yù)取之后，被執(zhí)行之前發(fā)生改變。如果發(fā)生這種情況，對存儲器中的指令進(jìn)行修改一般不能阻止已取指的指令的執(zhí)行。 指令的預(yù)取和自修改代碼? 預(yù)取可能存在的問題LDR R0,AddInstrSTR R0,NextInstrLDR R0,AddInstrSTR R0,NextInstrLDR R0,AddInstrSUB R1,R1,1（ 1）預(yù)取指； （ 2）預(yù)取指， “LDR” 指令進(jìn)入譯碼階段； （ 3）預(yù)取指， “STR” 指令進(jìn)入譯碼階段，同時 “LDR” 指令進(jìn)入執(zhí)行階段，結(jié)果是將地址（ 4）的指令裝入 R0； ，同時 “STR” 指令進(jìn)入執(zhí)行階段，結(jié)果是將 “ADD” 指令存入地址（ 3）， “SUB” 指令被覆蓋； “SUB” 指令在存儲器中被覆蓋，但是它仍存在于流水線上，并進(jìn)入執(zhí)行階段； ADD R1,R1,1 (3)SUB R1,R1,1STR R0,NextInstr??????SUB R1,R1,1哈工大華德應(yīng)用技術(shù)學(xué)院計算機(jī)應(yīng)用技術(shù)系 LDR R0,AddInstr STR R0,NextInstrNextInstr SUB R1,R1,1 . . .AddInstr ADD R1,R1,1(1)(2)(4)(3)167。如果在 “SUB” 指令預(yù)取之后，執(zhí)行之前，發(fā)生中斷 ，那么該指令將被丟棄，而不會執(zhí)行。167。如果 ARM處理器或存儲器系統(tǒng)允許保持預(yù)取指令的備份并使用這些備份而不是重新預(yù)取，那么以后執(zhí)行這段代碼，仍將執(zhí)行“SUB” 指令。 指令的預(yù)取和自修改代碼? 預(yù)取可能存在的問題提示 ：因為自修改代碼有許多特需要考慮，建議盡量避免使用。哈工大華德應(yīng)用技術(shù)學(xué)院計算機(jī)應(yīng)用技術(shù)系 在許多系統(tǒng)中，幾乎不可能完全避免自修改代碼的使用。例如，任何一個允許將程序裝入存儲器然后執(zhí)行的系統(tǒng)都使用自修改代碼。 因此每個 ARM芯片都定義了一系列的操作，使自修改代碼序列可以可靠地執(zhí)行。這一串代碼稱為指令存儲器屏障（ IMB），它通常同時取決于具體的 ARM芯片的和具體存儲器芯片。 指令的預(yù)取和自修改代碼? 指令存儲器屏障（ IMB）哈工大華德應(yīng)用技術(shù)學(xué)院計算機(jī)應(yīng)用技術(shù)系 ARM7TDMI處理器指令集使您可以通過協(xié)處理器來實現(xiàn)特殊的附加指令。這些協(xié)處理器是與ARM7TDMI內(nèi)核相結(jié)合的單獨的處理單元。一個典型的協(xié)處理器包括： 167。指令流水線；167。指令譯碼邏輯；167。寄存器分組；167。帶獨立數(shù)據(jù)通路的特殊處理邏輯。 協(xié)處理器接口? 簡介哈工大華德應(yīng)用技術(shù)學(xué)院計算機(jī)應(yīng)用技術(shù)系A(chǔ)RM內(nèi)核與協(xié)處理器的關(guān)系 協(xié)處理器接口? 簡介ARM內(nèi)核 協(xié)處理器 A 協(xié)處理器 B握手信號數(shù)據(jù)地址總線哈工大華德應(yīng)用技術(shù)學(xué)院計算機(jī)應(yīng)用技術(shù)系 一個系統(tǒng)最多可連接 16個協(xié)處理器，每個協(xié)處理器都通過唯一的 ID號識別。 ARM7TDMI處理器包含兩個協(xié)處理器，它們不能再用在外部協(xié)處理器：167。CP14 通信通道協(xié)處理器；167。CP15 為 cache和 MMU功能提供的系統(tǒng)控制協(xié)處理器。 協(xié)處理器接口? 可用的協(xié)處理器哈工大華德應(yīng)用技術(shù)學(xué)院計算機(jī)應(yīng)用技術(shù)系 ARM7TDMI處理器的高級調(diào)試特性使應(yīng)用程序、操作系統(tǒng)和硬件的開發(fā)變得更加容易。 調(diào)試接口簡介? 典型調(diào)試系統(tǒng)調(diào)試主機(jī)：一臺運行調(diào)試軟件的計算機(jī)。協(xié)議轉(zhuǎn)換器：將調(diào)試主機(jī)發(fā)出的高級命令轉(zhuǎn)換到處理器 JTAG接口的低級命令。調(diào)試目標(biāo)：具體的硬件目標(biāo)板。哈工大華德應(yīng)用技術(shù)學(xué)院計算機(jī)應(yīng)用技術(shù)系EmbeddedICERT模塊哈工大華德應(yīng)用技術(shù)學(xué)院計算機(jī)應(yīng)用技術(shù)系謝謝！哈工大華德應(yīng)用技術(shù)學(xué)院計算機(jī)應(yīng)用技術(shù)系演講完畢，謝謝觀
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號-1