jtag調(diào)試器pcb設(shè)計(jì)-資料下載頁(yè)
2025-01-01 00:55本頁(yè)面
【正文】 ent Error命令，激活半自動(dòng)布線功能。在布線過(guò)程中，當(dāng)需要增加過(guò)孔時(shí)，按住 shift鍵同時(shí)單擊即可實(shí)現(xiàn)添加。打開設(shè)計(jì)工具盒 ,使用設(shè)計(jì)工具盒中的布線命令 ，最常用的是半自動(dòng)布線命令 Dynamic Route。單擊半自動(dòng)布線命令后，單擊需要連線的焊盤，布線開始， JTAG調(diào)試器布線結(jié)果如圖 29所示。圖 29 JTAG調(diào)試器 PCB設(shè)計(jì)結(jié)果4. JTAG調(diào)試器灌銅區(qū)設(shè)置使用 命令繪制灌銅區(qū)邊框，修改灌銅區(qū)屬性，將其指定給 Bottom層，分配給地網(wǎng)絡(luò)即將灌銅區(qū)指定為底層的地網(wǎng)絡(luò)上。使用右鍵菜單中 Flood命令，完成灌銅，結(jié)果如圖 30所示。圖 30 JTAG調(diào)試器灌銅結(jié)果5. JTAG調(diào)試器電路的設(shè)計(jì)驗(yàn)證在 PowerPCB的設(shè)計(jì)窗口中，單擊 Tools|Verify Design命令，打開設(shè)計(jì)驗(yàn)證窗口，在檢查欄目 Check下，單擊 Clearance|Start命令，提示發(fā)現(xiàn)錯(cuò)誤，如圖 31所示。元件的 PCB封裝外框超過(guò)了電路板邊框，在這里實(shí)際電路情況需要這樣放置，可以不用修改，繼續(xù)驗(yàn)證其它項(xiàng)目。 圖 31 與外框間距錯(cuò)誤提示6. JTAG調(diào)試器電路絲印的調(diào)整在布線完成后，調(diào)整元件的參照名等絲印數(shù)據(jù)。如圖 16中 C2的位置是橫向的，需要調(diào)整為正常位置。7. CAMOUT數(shù)據(jù)輸出在 PowerPCB設(shè)計(jì)環(huán)境中，單擊 File|CAM命令，彈出 CAM文檔定義窗口。在 CAM欄目下選擇 Creat，在彈出對(duì)話框中輸入 JTAG后單擊OK，使得 JTAG成為當(dāng)前目錄。在 CAM文檔定義窗口中，單擊 Add彈出Add Document窗口，定義輸出文件。圖 32 頂層走線圖 33 底層走線圖 34 頂層絲印圖 35 底層絲印圖 36 頂層 SMD輸出顯示結(jié)果（ paste mask）圖 37 底層 SMD輸出顯示結(jié)果（ paste mask）圖 38 頂層主焊層輸出顯示結(jié)果 solder mask圖 39 底層主焊層輸出顯示結(jié)果 solder mask圖 40 頂層鉆孔坐標(biāo)輸出顯示結(jié)果 drill圖 41 NC鉆孔層輸出結(jié)果顯示謝謝觀看 /歡迎下載BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1