eda技術(shù)第二章fpgacpld結(jié)構(gòu)與應(yīng)用-資料下載頁
2024-12-31 06:59本頁面
【正文】 進(jìn)位鏈邏輯和一個可編程的寄存器構(gòu)成 硬件測試技術(shù)硬件測試技術(shù)? 集成電路的發(fā)展，促使 CPLD、 FPGA的規(guī)模越來越大，復(fù)雜程度也越來越高，測試問題隨之而來。? 內(nèi)部邏輯測試：掃描寄存器、嵌入式邏輯分析儀? JTAG邊界掃描： BST（ Board Scan Test） 產(chǎn)品概述產(chǎn)品概述? CPLD分解組合邏輯的功能很強(qiáng) FPGA的一個 LUT只能處理 4輸入的組合邏輯? CPLD適合用于設(shè)計譯碼等復(fù)雜組合邏輯設(shè)計復(fù)雜的時序邏輯，使用 FPGA較好? CPLD一般只能做到 512個邏輯單元FPGA芯片中包含的 LUT和觸發(fā)器的數(shù)量非常多，往往都是幾千上萬? CPLD擁有上電即可工作的特性大部分 FPGA需要一個加載過程1. Altera2. Xilinx3. Lattice 編程與配置編程與配置常見的大規(guī)模 PLD的編程工藝有三種：1. 基于電可擦除存儲單元的 EEPROM或FLASH技術(shù)2. 基于 SRAM查找表的編程單元3. 基于反熔絲單元1. CPLD的的 ISP編程編程2. FPGA的配置的配置3. 專用器件配置專用器件配置 FPGA4. 單片機(jī)配置單片機(jī)配置 FPGA習(xí)題習(xí)題252。什么是基于乘積項的可編程邏輯結(jié)構(gòu)？252。什么是基于查找表的可編程邏輯結(jié)構(gòu)？? CPLD/FPGA/BST英文解釋? CPLD/FPGA的內(nèi)部構(gòu)成? PROM、 PLA、 PAL、 GAL的區(qū)別及邏輯表示方式謝謝觀看 /歡迎下載BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH
法律信息相關(guān)推薦
鄂ICP備17016276號-1