【正文】 時(shí)鐘 PICD0 PICD1 PICCLK LINT0/ INTR LINT1/ NMI 處理器 0 處理器 1 LINT0/ INTR LINT1/ NMI 返回下頁(yè) Local APIC、 I/O APIC和 APIC總線。 現(xiàn)代微機(jī)原理與接口技術(shù) 60 Local APIC： 包含了 8259A和 8254的功能。 轉(zhuǎn)上頁(yè) 響應(yīng)的中斷： I/O APIC送來的 系統(tǒng)中斷請(qǐng)求 ； 經(jīng) APIC總線送來的 處理器間中斷請(qǐng)求 （ IPI）； 本地的中斷請(qǐng)求 (定時(shí)、錯(cuò)誤、計(jì)數(shù)、連線 )。 I/O APIC： 多達(dá) 24個(gè)中斷； 中斷優(yōu)先級(jí)與中斷號(hào)獨(dú)立； 不需要中斷響應(yīng)周期。 可選擇某個(gè)或一組處理器中的一個(gè)為 目標(biāo)處理器 。 現(xiàn)代微機(jī)原理與接口技術(shù) 61 APIC總線： 組成： APICD0、 APICD APICCLK。 類型： 串行同步總線。 串行時(shí)序： 不同時(shí)鐘先高位，后低位；同一時(shí)鐘 D1高位， D0低位。 內(nèi)容： EOI命令和短消息。 應(yīng)用： 連接的每個(gè)模塊均有自己的 ID(固定 )； 每個(gè)模塊均有自己的 仲裁 ID(可變，初值來自模塊 ID)。 現(xiàn)代微機(jī)原理與接口技術(shù) 62 系統(tǒng)中斷： 經(jīng) I/O APIC模塊引腳送入的中斷請(qǐng)求。 交中斷請(qǐng)求指定的目標(biāo)處理器處理。 本地中斷： 定時(shí)、計(jì)數(shù)、錯(cuò)誤、 INTR及 NMI。 只能由本地處理器處理。 處理器間中斷： 電平撤消初始化、初始化、啟動(dòng)、遠(yuǎn)程讀、 SMI、NMI等。 交目標(biāo)處理器處理。 現(xiàn)代微機(jī)原理與接口技術(shù) 63 I/O APIC的寄存器 INDR： [R/W]存放需訪問的間接寄存器編號(hào)。 DATR： [R/W]間接訪問寄存器訪問結(jié)果。 IRQPAR： [W]存放置位方式產(chǎn)生的中斷向量號(hào)。 EOIR： [W]存放正在服務(wù) (將結(jié)束 )的中斷向量號(hào)。 IDR： [R/W32B]存放模塊自己的固定的 ID。 VERR： [R32B]存放有無 IRQ聲明和重定向寄存器數(shù)。 ARBIDR： [R32B]存放模塊的仲裁 ID。 BOOT_CONFIGR： [R/W32B]存放中斷傳遞方式。 現(xiàn)代微機(jī)原理與接口技術(shù) 64 RDR： [R/W64B]索引編號(hào) 10H~3FH， 每個(gè) RDR占兩個(gè)號(hào)。 Vector DM DS DtM RIRR TM M 目標(biāo) APICID L 中斷向量 傳遞模式 000— 固定式 001— 最低優(yōu)先權(quán)式 100— NMI 111ExtINT 目標(biāo)模式 0— 物理方式 1— 邏輯方式 遞交狀態(tài) 0— 空閑 1— 正在遞交 目標(biāo) APICID 邏輯模式 8位 物理模式 低 4位 屏蔽位 0— 允許 1— 屏蔽 中斷請(qǐng)求 0— 無 1— 中斷未決 引腳極性 0— 高電平激活 1— 低電平激活 觸發(fā)模式 0— 邊沿 1— 電平 現(xiàn)代微機(jī)原理與接口技術(shù) 65 APIC工作過程 收到引腳信號(hào)有效改變時(shí)，置位 RDR的 RIRR位， 爭(zhēng)取總線使用權(quán) 后，向 APIC總線發(fā)送 短消息 。 目標(biāo)處理器 (目標(biāo)模式及傳遞模式 )已在 RDR中設(shè)定。 邊沿 觸發(fā)方式 時(shí)，消息傳送后將 RDR的 RIRR位復(fù)位。 目標(biāo)處理器 (可能多個(gè) )的 Local APIC收到請(qǐng)求后，根據(jù)傳遞模式， 確定本處理器是否命中 。 命中的目標(biāo)處理器做相應(yīng)中斷處理，當(dāng)處理器核心執(zhí)行的代碼優(yōu)先級(jí)低于中斷請(qǐng)求優(yōu)先級(jí)時(shí)處理中斷。 現(xiàn)代微機(jī)原理與接口技術(shù) 66 中斷為電平觸發(fā)方式時(shí)，發(fā)布 EOI命令通知 I/O APIC做結(jié)束處理。 當(dāng)前處理器的總線使用權(quán)降為最低。 現(xiàn)代微機(jī)原理與接口技術(shù) 67 APIC總線仲裁 結(jié)構(gòu)： 分布式仲裁。 空閑狀態(tài)： D1D0=11(某消息結(jié)束后 )。 仲裁周期： 5個(gè)時(shí)鐘周期。 CLK D1 D0 解釋 1 EOI 0 D1=1:常規(guī)， D1=0:EOI 2 NOT (ARBIDR[27]) 1 仲裁 ID， 如果 82801BA檢測(cè)到的值和自己發(fā)送的值不一樣就失去仲裁資格 。 3 NOT (ARBIDR[26]) 1 4 NOT (ARBIDR[25]) 1 5 NOT (ARBIDR[24]) 1 EOI傳輸優(yōu)先級(jí)高于正常傳輸。 仲裁算法： 輪轉(zhuǎn)優(yōu)先級(jí)算法。 仲裁得勝者置為 0，其余模塊一律加 1。 現(xiàn)代微機(jī)原理與接口技術(shù) 68 串行中斷 串行中斷結(jié)構(gòu) SIO LPC47B27X … IRQx 82801BA SERIRQ CPU INTR IRQ14,15 PIRQx PIRQx … 82801BA 串行中斷驅(qū)動(dòng)部件 SERIRQ 串行中斷分離部件 2個(gè) 8259 部件 … INTR IRQ14,15 現(xiàn)代微機(jī)原理與接口技術(shù) 69 SERIRQ線采用同步單線傳輸結(jié)構(gòu)。 遵循 PCI信號(hào)使用的三態(tài)協(xié)議。 ? S取樣階段 信號(hào)為低電平。 ? R恢復(fù)階段 信號(hào)為高電平。 ? T翻轉(zhuǎn)狀態(tài) 信號(hào)被釋放 SERIRQ支持 IRQ0, 1, 2~15, PIRQA~PIRQD, SMI和 IOCHK。不支持 IRQ0、 13中斷。 SERIRQ上信息分幀傳輸。 現(xiàn)代微機(jī)原理與接口技術(shù) 70 幀結(jié)構(gòu) 操作模式： ? 連續(xù)的（ 82801BA單獨(dú)產(chǎn)生開始幀） ? 靜態(tài)的（一個(gè)串行 IRQ設(shè)備來啟動(dòng)開始幀） 長(zhǎng)度： 6或 8個(gè)時(shí)鐘寬度（設(shè)備 31的 0號(hào)功能配置空間的 64H處串行 IRQ控制寄存器位 1和位 0決定 ). 現(xiàn)代微機(jī)原理與接口技術(shù) 71 長(zhǎng)度： 21個(gè)時(shí)鐘寬度。 長(zhǎng)度： 2或 3個(gè)時(shí)鐘寬度。 含義： 2— SERIRQ設(shè)備觸發(fā)； 3— 82801BA觸發(fā)。 驅(qū)動(dòng)： 需中斷設(shè)備在自己的數(shù)據(jù)幀中將 SERIRQ驅(qū)動(dòng)為低電平。所謂自己的數(shù)據(jù)幀是指在 21個(gè)時(shí)鐘中數(shù)據(jù)幀號(hào)和本設(shè)備的 IRQ號(hào)碼相等那一數(shù)據(jù)幀。外設(shè)要在SERIRQ的上升沿開始計(jì)算幀。 現(xiàn)代微機(jī)原理與接口技術(shù) 72 作業(yè)： 1. 某系統(tǒng)需要最多 20個(gè)非共享的中斷請(qǐng)求輸入端，問下列 8259級(jí)聯(lián)拓?fù)鋱D哪個(gè)是正確的，不正確的請(qǐng)說明原因。 2. 某系統(tǒng)使用一片 8259A作為中斷控制器，希望該控制器采用電平觸發(fā)，起始中斷類型號(hào)是 16，總線緩沖方式，全嵌套，正常 EOI。假如該芯片端口號(hào)是 50H和 51H，請(qǐng)編寫該 8259A的初始化程序。 3. 用 8088匯編語(yǔ)言編寫一個(gè)完整的程序處理 PC機(jī)的外部IRQ5中斷（含修改中斷向量部分）。每當(dāng)該中斷到來將變量 e＋ 1，當(dāng) e=100時(shí)恢復(fù)原中斷向量。 A A B 1 2 A B C B C 3