lbdaaa02-計(jì)算機(jī)的邏輯部件-資料下載頁(yè)
2025-08-04 09:42本頁(yè)面
【正文】 、邏輯表達(dá)式化簡(jiǎn)得：最簡(jiǎn)表達(dá)式 250 三變量卡諾圖 四變量卡諾圖 兩相鄰小格之間只能有一個(gè)變量相反， 其余的變量都相同。 周邊變量原碼為“ 1”、反碼為“ 0”。 小格中的數(shù)字對(duì)應(yīng)的是最小項(xiàng)的取值。 CBA 000 001 011 010 0 1 3 2 251 任何一個(gè)函數(shù)都可展開(kāi)為若干個(gè)最小項(xiàng)之和 。 卡諾圖 可以表示任意一個(gè)邏輯函數(shù)。 例如 : 函數(shù) F = ABC + BCD， 可以轉(zhuǎn)換成四個(gè)最小項(xiàng) ABCD + ABCD、 ABCD + ABCD之 或 ， 在四變量卡諾圖相應(yīng)的四個(gè) 小格上填“ 1”來(lái)表示該函數(shù)。 1 1 1 1 邏輯變量的卡諾圖表示 、邏輯表達(dá)式化簡(jiǎn)得：最簡(jiǎn)表達(dá)式 ABCD+ABCD =ABC*（ D+D） =ABC*1 =ABC 252 例如： 用卡諾圖法化簡(jiǎn)函數(shù) F=ACD+ABC+ABD+BCD+AC+BCD+ABD 1）將函數(shù) F用卡諾圖表示。 2）合并最小項(xiàng)。 任意兩個(gè)相鄰小塊構(gòu)成 1維塊 可減少一個(gè)變量， 兩相鄰的 1維塊構(gòu)成 2維塊 又可減少一個(gè)變量。 邏輯化簡(jiǎn)： 將卡諾圖中填“ 1”的小塊 盡量合并 ， 用最少變量寫(xiě)出該布爾式。 注意： 同一小塊可重復(fù)使用多次。 1 1 1 1 1 1 1 1 1 、邏輯表達(dá)式化簡(jiǎn)得：最簡(jiǎn)表達(dá)式 253 例如： 化簡(jiǎn)函數(shù) F=ACD+ABC+ABD+BCD+AC+BCD+ABD 1）方案一 、合并 (0， 2)、 (1， 5)、 (14， 10)、 (5， 7， 13， 15) F = ACD + ABD + ABD + AC 2）方案二 、合并 (0， 1)、 (2， 10)、 (5， 7， 13， 15)、 (14， 10) F = BCD + ABC + AC + ABD 、邏輯表達(dá)式化簡(jiǎn)得：最簡(jiǎn)表達(dá)式 254 例： 在舉重比賽中，有兩名副裁判，一名主裁判。 裁判認(rèn)為合格的按動(dòng)手中的電鈕，當(dāng) 兩名以上 裁判（必須包括 主裁判在內(nèi)）認(rèn)為運(yùn)動(dòng)員上舉杠鈴合格，裁決合格信號(hào)燈亮， 試設(shè)計(jì)該信號(hào)燈邏輯電路。 A B C Y A B C Y0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 101113）化簡(jiǎn)邏輯表達(dá)式 : Y = A*B*C + A*B*C + A*B*C A B C 00 01 11 10 0 1 1 1 Y = A*B*C + A*B*C + A*B*C = A*B+A*C 、邏輯表達(dá)式化簡(jiǎn)得：最簡(jiǎn)表達(dá)式 1 255 晶體三極管與反相電路 邏輯運(yùn)算與數(shù)字邏輯電路 通過(guò)邏輯功能設(shè)計(jì)邏輯電路 、實(shí)際問(wèn)題 真值表 、真值表 邏輯表達(dá)式 、邏輯表達(dá)式 化簡(jiǎn)得：最簡(jiǎn)表達(dá)式 、最簡(jiǎn)表達(dá)式 邏輯電路圖 三態(tài)門(mén)電路 計(jì)算機(jī)的邏輯部件預(yù)備知識(shí) 邏輯 電路 邏輯表達(dá)式 最簡(jiǎn)表達(dá)式 真值表 邏輯功能 化簡(jiǎn) 256 例： 在舉重比賽中，有兩名副裁判，一名主裁判。 裁判認(rèn)為合格的按動(dòng)手中的電鈕，當(dāng) 兩名以上 裁判（必須包括 主裁判在內(nèi)）認(rèn)為運(yùn)動(dòng)員上舉杠鈴合格，裁決合格信號(hào)燈亮， 試設(shè)計(jì)該信號(hào)燈邏輯電路。 4）由最簡(jiǎn)邏輯表達(dá)式畫(huà)出邏輯電路圖 Y = A*B+A*C 、最簡(jiǎn)表達(dá)式 邏輯電路圖 B A AB C A AC AB+AC 257 晶體三極管與反相電路 邏輯運(yùn)算與數(shù)字電路 分析邏輯功能設(shè)計(jì)邏輯電路 、實(shí)際問(wèn)題 真值表 、真值表 邏輯表達(dá)式 、邏輯表達(dá)式 化簡(jiǎn)得：最簡(jiǎn)表達(dá)式 、最簡(jiǎn)表達(dá)式 邏輯電路圖 三態(tài)門(mén)電路 計(jì)算機(jī)的邏輯部件預(yù)備知識(shí) 258 由于計(jì)算機(jī) CPU采用總線結(jié)構(gòu)，外設(shè)均掛在總線上， CPU每一時(shí)刻僅能與一個(gè)外設(shè)交換數(shù)據(jù)，此時(shí)其它外設(shè)必須與總線脫鉤，使之不影響總線的狀態(tài)，否則將破壞系統(tǒng)的正常工作，這就要求連接到總線的接口電路必須具有三態(tài)結(jié)構(gòu)，除了 0 態(tài) 和 1態(tài) 外，還增加一個(gè) 高阻態(tài) 。 三態(tài)門(mén)電路 三態(tài)門(mén)電路 : 是具有三種邏輯狀態(tài)的門(mén)電路，是 構(gòu)成 計(jì)算機(jī)總線 的理想電路。 即電路輸出為 低電平 （ 0）、 高電平 （ 1）、 高阻態(tài) （截止） 輸出的狀態(tài)取決于輸入信號(hào)與控制信號(hào)。 為 高阻態(tài) 時(shí)，輸入與輸出之間處于截止，相當(dāng)于這個(gè)電路與所連接的線路斷開(kāi)，便于實(shí)現(xiàn)從多個(gè)信號(hào)輸入中選擇其一路信號(hào)。 259 三態(tài)門(mén)電路 : 0 狀態(tài) , 1 狀態(tài) , 高阻態(tài) D Q G 三態(tài)門(mén)電路 當(dāng)控制信號(hào) G為 低電平（ 0） 三態(tài)門(mén) 輸入 D 被送到總線上，輸出 Q。 輸入 輸出 控制信號(hào) 輸入 輸出 G D Q 0 0 1 0 1 0 1 高阻 任意 重點(diǎn) 260 1）、單向總線電路 總線上的信號(hào)只能向一個(gè)方向傳送，如 地址總線 。 三態(tài)門(mén)電路 A1A2A8Y1Y2Y8G?輸入 輸出 G A Y 0 0 1 0 1 0 1 高阻 任意 261 2）、雙向總線電路 總線上的信號(hào)可以向兩個(gè)方向上傳送，如 數(shù)據(jù)總線 。 控制輸入 操作 0 0 1 0 1 輸入信號(hào) B 到 A 輸入信號(hào) A 到 B 隔離 三態(tài)門(mén)電路 A1A2A8B1B2B8D I RG?G DIR 任意 與 與 262 復(fù)習(xí)與作業(yè) 復(fù)習(xí)： 課件內(nèi)容 作業(yè)： 設(shè)計(jì)一個(gè)三人表決電路，結(jié)果按“少數(shù)服從多數(shù)”的原則決定。 提示： A B C 三人 與表決結(jié)果 L。 當(dāng) A B C 中任意兩個(gè)為 1 （同意）時(shí) L 為 1 （ 1 通過(guò)）。
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1