【正文】 制提供了可編程的現(xiàn)實性和靈活性。由于器件可以進行編程，則硬件的設計便可以像設計軟件那樣方便。現(xiàn)在越來越多的設計者采用可編程邏輯器件實現(xiàn)邏輯控制，即用所謂CPU+ARM+CPLD(FPGA)的模式進行設計 FPGA(Field Programmable Gates Array，現(xiàn)場可編程門陣列)與CPLD (Complex Programmable Logic Device，復雜可編程邏輯器件)都是可編程邏輯器件，它們是在PAL、GAL等邏輯器件的基礎之上發(fā)展起來的。同以往的PAL、GAL等相比較，CPLD/FPGA的規(guī)模比較大，適合于時序、組合等邏輯電路應用場合，它可以替代幾十甚至上百塊通用IC芯片。這樣的CPLD/FGPA實際上就是一個子系統(tǒng)部件。這種芯片具有可編程性和實現(xiàn)方案容易改動的特點。由于芯片內(nèi)部硬件連接系的描述可以存放在磁盤、ROM、PROM或EPROM中，因而在可編程門陣列芯片及外圍電路保持不動的情況下，換一塊EPROM芯片，就能實現(xiàn)一種新的功能。經(jīng)過了十幾年的發(fā)展，許多公司都開發(fā)出了多種類型的可編程器件。比較典型的就是Xilinx公司的FPGA器件系列和Altera公司的CPLD器件系列。盡管CPDL、FGPA的結構各有其特點和長處，但概括起來，它們是由三大部分組成：（1）一個二維的邏輯塊陣列，構成了CLPD器件的邏輯組成核心。（2）輸入/輸出塊。（3）連接邏輯塊的互連資源，連線資源由各種長度的連線線段組成，其中也有一些可編程的連接開關，它們用邏輯塊之間、邏輯塊與輸入/輸出塊之間的連接。 CPLD的硬件電路設計LED顯示屏的掃描驅動電路部分是由CPLD來實現(xiàn)的。主要完成灰度數(shù)據(jù)的讀取和發(fā)送，上屏灰度數(shù)據(jù)的產(chǎn)生，移位時鐘的產(chǎn)生，亮度信號的控制，四個分區(qū)鎖存信號的產(chǎn)生，通知ARM發(fā)送數(shù)據(jù)等功能。這些功能均在一片CPLD中完成，這樣使顯示控制電路板的體積減小，而且，由于CPLD功能用硬件描述語言VHDL編程實現(xiàn)，即我們可以通過使用VHDL語言編程，來驗證系統(tǒng)方案的可行性及正確性，然后再用CPLD硬件來實現(xiàn)，從而可以大大縮短開發(fā)周期，使設計靈活、修改方便(某一功能的修改只需修改相應的VHDL程序)，同時由于CPLD的高集成度、高速高可靠性、開發(fā)周期短的特點，大大改善電路性能。5 LED彩屏顯示系統(tǒng)的軟件設計 ARM的軟件設計 ARM匯編語言的程序結構在ARM匯編語言程序中，以程序段為單位組織代碼。段是相對獨立的指令序列或數(shù)據(jù)序列，具有特定的名稱。段可分為代碼段和數(shù)據(jù)段，代碼段的內(nèi)容為執(zhí)行代碼，數(shù)據(jù)段存放代碼運行時需要用到的數(shù)據(jù)。一個匯編程序至少應該有一個代碼段，當程序較長時，可分割為多個代碼段和數(shù)據(jù)段。ARM匯編語言程序中，子程序的調(diào)用一般是通過BL指令來實現(xiàn)的。該指令在執(zhí)行時完成以下的操作：將子程序的返回地址存放在連接寄存器LR中，同時將程序計數(shù)器PC指向子程序的入口，當子程序執(zhí)行完返回調(diào)用處時，只需將存放在LR中的返回地址重新復制給PC即可。ARM體系結構支持C/C++以及與匯編語言的混合編程，在一個完整的程序設計中，除了初始化部分用匯編語言完成以外，其主要的編程任務都用C/C++完成，程序在執(zhí)行時首先完成初始化過程，然后跳轉到C/C++程序代碼中，匯編程序和C/C++程序之間一般沒有參數(shù)的傳遞，也沒有頻繁的相互調(diào)用?；贏RM的芯片LPC2138為復雜的片上系統(tǒng)，這種復雜系統(tǒng)里的硬件模塊是可配置的，需要有軟件來設置其需要的工作狀態(tài)。因此在用戶的應用程序啟動之前，需要有專門的一段啟動代碼來完成對系統(tǒng)的初始化。由于這類代碼直接面對處理器內(nèi)核和硬件控制器進行編程，一般都使用匯編語言。系統(tǒng)啟動程序所執(zhí)行的操作通常包括以下幾個步驟：（1）設置程序入口指針（2）設置中斷向量表（3）初始化存儲器系統(tǒng)（4）初始化CPU各種模式的堆棧和寄存器（5）初始化目標系統(tǒng)中要使用的各種片內(nèi)外外設（6）初始化用戶程序執(zhí)行環(huán)境（7）引導主應用程序ARM要求中斷向量表必須放置在從0地址開始，連續(xù)84字節(jié)的空間內(nèi)。當一個中斷發(fā)生后，ARM處理器便強制把PC指針置為向量表中對應中斷類型的地址值，因為每個中斷只占據(jù)向量表中1個字的存儲器空間，只能放置1條ARM指令，所以通常在向量表中放的是跳轉指令，使程序能從向量表里跳轉到存儲器里的其它地方，再執(zhí)行中斷處理。初始化存儲器系統(tǒng)的編程對象是系統(tǒng)的存儲器控制器，存儲器控制器并不是ARM內(nèi)核的一部分，不同的系統(tǒng)其設計不盡相同。一個復雜的系統(tǒng)可能存在多種存儲器類型的接口，需要根據(jù)實際的系統(tǒng)設計對此加以配置，對同一種存儲器類型來說，因為訪問速度的差異，需不同的時序設置。FLASH和SRAM同屬于靜態(tài)存儲器類型，可合用同一個存儲器端口；而SDRAM因為有動態(tài)刷新和地址線復用等特性，通常配有專用的存儲器端口。因LPC2138沒有外擴存儲器接口，故無須初始化。當一個系統(tǒng)上電后，程序將自動從0地址處開始執(zhí)行，因此在系統(tǒng)的初始狀態(tài)，必須保證在0地址處存在正確的代碼，即要求0地址開始處的存儲器是非易失性的ROM或FLASH等。但是因為ROM或FLASH的訪問速度相對較慢，每次中斷發(fā)生后，都要從讀取ROM或FLASH上面的向量表開始，影響了中斷響應速度。因此系統(tǒng)提供一種地址重映射方法，可把0地址重新指向到RAM中去，接下去執(zhí)行的指令將來自RAM空間。ARM處理器有7種執(zhí)行狀態(tài)，每一種狀態(tài)的堆棧指針寄存器(SP)都是獨立的，因此，對程序中需要用到的每一種模式都要給SP寄存器定義一個堆棧地址。方法是改變狀態(tài)寄存器(CPSR)內(nèi)的狀態(tài)位，使處理器切換到不同的狀態(tài)，然后給SP賦值。為了LPC2138基本能夠工作，在進入main()函數(shù)前，須對目標系統(tǒng)進行一些基本的初始化工作。如：LPC2138有不同的存儲器映射方式，須根據(jù)硬件來設置存儲器映射方式；為了避免混亂，最好在進入main()函數(shù)前設置系統(tǒng)各部分時鐘等。當所有的初始化工作完成后，調(diào)用ADS提供的__main，__main是ADS的編譯系統(tǒng)提供的一個函數(shù)，負責完成C運行時庫的初始化和應用程序執(zhí)行環(huán)境的初始化，最后自動跳轉到用戶的main()函數(shù)。 Altera可編程程邏輯器件開發(fā)軟件介紹各個公司的EDA產(chǎn)品都有其各自的軟件環(huán)境。其中Altera公司開發(fā)的MAX+plusⅡ在我國比較通用，本課題的開發(fā)也使用該軟件，下面對它作一簡單介紹。 MAX+plusⅡ是美國Altera公司自行設計的一種以E軟件開發(fā)工具。它具有原理圖輸入和文本輸入(采用硬件描述語言)兩種輸入手段。利用該工具所配置的編輯、編譯、仿真、綜合、芯片編程等功能，將設計電路圖或電路描述程序變成基本的邏輯單元寫入到可編程的芯片中(如FPAG芯片)，制成ASIC芯片。它是EAD設計中不可缺少的一種有用工具，目前在國內(nèi)使用較為普遍。MAX+plusⅡ軟件設計的流程應包括以下幾個部分：l、設計輸入:可以采用原理圖輸入、HDL語言描述、EDIf網(wǎng)表讀入及波形輸入等方式。功能仿真:為0延時模式，主要為檢驗輸入是否有誤。編譯:主要完成器件的選擇及試配，邏輯的綜合及器件的裝入，延時信息的提取。后仿真:將編譯產(chǎn)生的延時信息加入到設計一中，進行布局、布線后的仿真，是與實際器件工作時情況基本相同的仿真。編程驗證:用后仿真確認的配置文件經(jīng)EPROM或編程電纜配置CPLD，加入實際激勵，進行測試，以檢查是否完成預定的功能。以上各步如果出現(xiàn)錯誤的現(xiàn)象，則需重新回到設計輸入階段，改正錯誤輸入或調(diào)整電路重復上述過程。 利用VHDL語言實現(xiàn)顯示控制綜合第二章介紹的幾種LED的驅動形式，在本屏幕的設計中，LDE的驅動采用掃描驅動，LDE的亮度控制采用占空比的形式，因為這在數(shù)字電路設計中是很容易實現(xiàn)的，LDE的控制器件選用CPDL，它具有很好的組合和時序邏輯功能，能夠完成LED顯示所需要的掃描控制和占空比控制信號。屏幕的驅動設計過程如下:，LED顯示屏驅動電路多采用掃描的方式實現(xiàn)圖文顯示，有1/1/1/16等掃描方式，其中每行顯示時間占掃描周期的1/n。只要整屏的刷新速率大于50HZ，利用人眼的視覺暫留效應，可形成一幅完整的畫面。我們就把這n行稱為一組，本設計對應的屏體是1/16掃描方式，以16行為一組。，灰度值發(fā)生器的主要功能，是提供與灰度值各bti權值相對應的不同占空比的信號。以8bti灰度值為例，進行說明。用兩片74LSl61組成8bti計數(shù)器，對時鐘信號CKL進行計數(shù)，可以得到0一255共計256計數(shù)值。當一個時鐘信號CKL的周期為T(頻率為f)時，上述計數(shù)值對應1T一256T，8bit計數(shù)器的各位輸出d0一d7的權值分別為l，2，4，8，16，32，64，128。，LDE顯示屏的時序信號分成幀頻、行頻、權值切換頻率、灰度頻率及總線頻率。幀頻一般要大于25HZ，人們才能夠看到比較連續(xù)的畫面，通常人們要求屏幕的頻率達到125左右，行頻是由掃描分組數(shù)確定的，如果掃描分組數(shù)為N，則行頻為幀頻N。權值切換信號是控制灰度發(fā)生器在各個位權上的切換信號，對于8bit的灰度信號，權值切換頻率是Fhui8，灰度頻率為系統(tǒng)實現(xiàn)灰度時的最低權位的顯示時間，其值為128，總線頻率為系統(tǒng)時鐘的總頻率及傳輸數(shù)據(jù)的頻率，它大于或等于Fhui。6 仿真效果及結論 仿真效果 使用ModelSim仿真用VHDL語言編寫的掃描驅動電路的仿真波形如下圖61所示。從RAM接收到的數(shù)據(jù)信息data，存入外部擴展的存儲器2，m2ma是存取器2的地址線。圖61 仿真波形 經(jīng)過硬件設計和軟件設計編碼調(diào)試后，將目標代碼通過ISP下載線下載至LPC2214片內(nèi)FLASH中復位后運行，同時在計算機上通過軟件來試驗驗證程序的運行效果。通過實物測試，首先進行時間的調(diào)整，其次用日光燈照射傳感器，發(fā)現(xiàn)屏幕變暗，拿走后屏幕變亮，該系統(tǒng)具備亮度自動調(diào)節(jié)的功能。接著，進行字體顯示效果的驗證，分別編輯立體字，中空字，斜體字，均得到了預期的效果，實物圖如下圖62所示。62 實物圖 結論本論文主要介紹了LED全彩屏顯示系統(tǒng)的設計方案和系統(tǒng)要求，著重描述了數(shù)據(jù)傳輸部分和分控板（數(shù)據(jù)接收部分）的系統(tǒng)設計、硬件實現(xiàn)和控制系統(tǒng)調(diào)試，并給出了最終的顯示結果。總的來講，系統(tǒng)實現(xiàn)了方案設計時的規(guī)定要求，性能穩(wěn)定，總體成本也相對較低。本文采用基于ARM核的新一代32位嵌入式RISC微處理器組成數(shù)據(jù)轉換及控制信號產(chǎn)生電路，應用可編程邏輯器件CPLD來實現(xiàn)LED顯示屏的掃描驅動電路，這兩部分是大屏幕LED顯示系統(tǒng)的核心部分。與傳統(tǒng)的基于8/16位普通單片機的LED顯示系統(tǒng)相比較，該系統(tǒng)在不顯著增加系統(tǒng)成本的情況下，可支持更大可視區(qū)域的穩(wěn)定顯示，同時可存儲更多的顯示內(nèi)容。隨著LED大屏幕的發(fā)展，對控制系統(tǒng)的要求也越來越高，這就需要設計人員在設計時給系統(tǒng)添加更多、更強大的功能。視頻信號在系統(tǒng)中只進行了簡單的數(shù)據(jù)整合和γ校正處理，并沒有添加更多的視頻信號編解碼等數(shù)據(jù)處理功能。在未來的系統(tǒng)中，可以引入DSP對灰度信號做更多的處理，這樣會使LED大屏幕的顯示效果更加出色。參考文獻[1] ，[2] 用API232簡化串口通信編程，鐵道通信信號，[3] 用通信控件開發(fā)Windows環(huán)境下的串口通信程序，淮北煤師院學報，[4] 陳愛萍，羊四清，1999[5] 于慧. , [6] 童星. ，[7] 王波. ，[8] 周永清. ，[9] ，[10] 李志東. ，[11] 田豐. 基于ARM和FPGA的高速大容量存儲燈光控制器的研究與實現(xiàn),華東師范大學學報，[12] 張華. ，致 謝 此處可以寫對四年生活的回顧，以及論文撰寫的過程，對自己有所幫助的人表達謝意