【正文】 CLR）接低電平，（～1PR）接高電平，改變J、K、CP（分別置高電平或低電平），觀察輸出端Q和的變化，并將觀察結(jié)果記入表52中。表52 74LS112使能端測(cè)試0110結(jié)論：為 （清零/置數(shù)）端， （高電平/低電平）有效。為 （清零/置數(shù)）端， （高電平/低電平）有效。為了使輸出為0狀態(tài)（），則應(yīng)接 （高/低）電平，應(yīng)接 （高/低）電平。為了使輸出為1狀態(tài)（），則應(yīng)接 （高/低）電平，應(yīng)接 （高/低）電平。（2）和接高電平，按照表54中要求，測(cè)試其邏輯功能。改變J、K、CP端狀態(tài)，觀察、狀態(tài)變化，觀察觸發(fā)器狀態(tài)更新是否發(fā)生在CP脈沖的下降沿（即CP由1→0），進(jìn)行記錄。表53 JK觸發(fā)器功能測(cè)試邏輯功能000→11→00 10→11→01 00→11→01 10→11→0結(jié)論：當(dāng)J=0，K=0時(shí)，JK觸發(fā)器具有 功能（置0/置1/保持/翻轉(zhuǎn)）；當(dāng)J=0，K=1時(shí)，JK觸發(fā)器具有 功能（置0/置1/保持/翻轉(zhuǎn)）；當(dāng)J=1，K=0時(shí)，JK觸發(fā)器具有 功能（置0/置1/保持/翻轉(zhuǎn)）；當(dāng)J=1，K=1時(shí)，JK觸發(fā)器具有 功能（置0/置1/保持/翻轉(zhuǎn)）。JK觸發(fā)器74LS112是　 （上升沿/下降沿）有效的觸發(fā)器。拓展思考將JK觸發(fā)器的J端經(jīng)非門(mén)后加到K端，將J作為輸入（相當(dāng)于D），這樣就構(gòu)成了D觸發(fā)器，請(qǐng)按照表54測(cè)試其功能，寫(xiě)出相關(guān)表達(dá)式，并畫(huà)出相關(guān)電路連接圖。表54 JK構(gòu)成D觸發(fā)器功能測(cè)試DCP01結(jié)論：74LS112JK觸發(fā)器構(gòu)成的D觸發(fā)器 （上升沿/下降沿）有效。畫(huà)出電路圖： 總結(jié)與體會(huì)完成日期完成人案例分析18工作任務(wù) 同步時(shí)序邏輯電路的邏輯功能分析任務(wù)名稱(chēng)同步時(shí)序邏輯電路的邏輯功能分析 測(cè)試方法仿真實(shí)現(xiàn)課時(shí)安排2任務(wù)內(nèi)容 圖56 同步時(shí)序邏輯電路分析任務(wù)要求（1） 分析圖56所示同步時(shí)序邏輯電路的功能。（2） 用Multisim或同類(lèi)軟件構(gòu)建圖56所示電路，并進(jìn)行仿真測(cè)試其功能，與（1）的結(jié)果進(jìn)行對(duì)比驗(yàn)證。（3）檢查此電路的自啟動(dòng)功能。虛擬儀器74LS1174LS00、時(shí)鐘脈沖信號(hào)源、示波器等測(cè)試步驟，畫(huà)出狀態(tài)轉(zhuǎn)移圖。2．打開(kāi)Multisim軟件，按參考圖57連接電路。 注①：圖中的JK觸發(fā)器用74LS112，D觸發(fā)器用74LS74，由于74LS112為下降沿觸發(fā)，而74LS74為上升沿觸發(fā)，所以在74LS112的CLK的時(shí)鐘之后接非門(mén)到74LS74。 注②： 所有的置0端和置1端皆接于開(kāi)關(guān)上，以便將觸發(fā)器的輸出置0或置1。 注③： 時(shí)鐘信號(hào)CLK用開(kāi)關(guān)模擬，這只能用于仿真中，而實(shí)際電路中，由于存在開(kāi)關(guān)抖動(dòng)，不能用此方法產(chǎn)生時(shí)鐘信號(hào)，必須加消抖動(dòng)電路。 3．正確接線后，將所有觸發(fā)器的狀態(tài)置于0。按動(dòng)CLK信號(hào)開(kāi)關(guān)鍵，記錄每來(lái)一個(gè)下降沿時(shí)，觸發(fā)器的狀態(tài)變化。結(jié)論：該電路的功能是 。 和分析的結(jié)果 （一致/不一致）。 4．將觸發(fā)器的狀態(tài)置于111時(shí)，時(shí)鐘信號(hào)到來(lái)時(shí)，其下一個(gè)狀態(tài)是 。結(jié)論：該電路 （具有/不具有）自啟動(dòng)功能。圖57 同步時(shí)序邏輯電路的分析一拓展思考請(qǐng)自行分析圖58所示時(shí)序電路的功能，用Multisim軟件構(gòu)建本電路，并寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)和輸出方程，畫(huà)出電路的狀態(tài)轉(zhuǎn)移圖、判斷電路邏輯功能，并檢查電路是否具有自啟動(dòng)功能。圖58 同步時(shí)序邏輯電路分析二總結(jié)與體會(huì)完成日期完成人案例分析20工作任務(wù) 使用計(jì)數(shù)器74LS161構(gòu)成0~9模10計(jì)數(shù)器任務(wù)名稱(chēng)使用計(jì)數(shù)器74LS161構(gòu)成0~9模10計(jì)數(shù)器測(cè)試方法仿真實(shí)現(xiàn)課時(shí)安排2任務(wù)內(nèi)容集成計(jì)數(shù)器74LS161是16進(jìn)制計(jì)數(shù)器，利用其清零端可以實(shí)現(xiàn)模16以內(nèi)的所有進(jìn)制計(jì)數(shù)功能。類(lèi)似地，利用其置數(shù)端也可以實(shí)現(xiàn)16以內(nèi)的所有進(jìn)制計(jì)數(shù)功能；但是二者在具體應(yīng)用時(shí)有很多的不同。用集成計(jì)數(shù)器74LS161完成0~9模10計(jì)數(shù)功能。任務(wù)要求（1）用集成計(jì)數(shù)器74LS161構(gòu)成09模10計(jì)數(shù)器，分別用反饋清零法和反饋置數(shù)法完成。（2）用Multisim或同類(lèi)軟件仿真驗(yàn)證。測(cè)試電路：參見(jiàn)圖59原理電路。虛擬儀器74LS1674LS00、時(shí)鐘脈沖信號(hào)源、數(shù)碼顯示管等測(cè)試步驟1. 思考如何使用74LS161的清零端實(shí)現(xiàn)0~9計(jì)數(shù)功能，分析原理電路圖。圖59 清零法實(shí)現(xiàn)模10計(jì)數(shù)功能原理電路，用Multisim軟件構(gòu)建反饋清零法實(shí)現(xiàn)0~9計(jì)數(shù)功能的仿真電路如圖510所示，檢查接線無(wú)誤后運(yùn)行。 記錄其中數(shù)碼顯示器的計(jì)數(shù)是否正確：0~9計(jì)滿10個(gè)狀態(tài)歸零，重新計(jì)數(shù)，并循環(huán)往復(fù)。圖510 反饋清零法實(shí)現(xiàn)0~9模10計(jì)數(shù)功能3. 思考如何使用74LS161的置數(shù)端實(shí)現(xiàn)0~9計(jì)數(shù)功能，分析原理電路圖。圖511 置數(shù)法實(shí)現(xiàn)模10計(jì)數(shù)功能原理電路，用Multisim軟件構(gòu)建反饋置數(shù)法實(shí)現(xiàn)0~9計(jì)數(shù)功能的仿真電路如圖512所示，檢查接線無(wú)誤后運(yùn)行。記錄其中數(shù)碼顯示器的計(jì)數(shù)是否正確：0~9計(jì)滿10個(gè)狀態(tài)歸零，重新計(jì)數(shù)，并循環(huán)往復(fù)。：請(qǐng)用置數(shù)法實(shí)現(xiàn)3~9模7計(jì)數(shù)功能，電路應(yīng)該如何連接？圖512 反饋置數(shù)法實(shí)現(xiàn)0~9模10計(jì)數(shù)功能拓展思考1. 若上述方案中，將74LS161換成74LS160，實(shí)現(xiàn)0~9模10計(jì)數(shù)功能的仿真電路該如何建立？試用Multisim軟件畫(huà)出電路圖并運(yùn)行驗(yàn)證。2. 若上述方案中，將74LS161換成74LS163，實(shí)現(xiàn)0~9模10計(jì)數(shù)功能的仿真電路又該如何建立？試用Multisim軟件畫(huà)出電路圖并運(yùn)行驗(yàn)證。3. 欲使用74LS161實(shí)現(xiàn)模24的計(jì)數(shù)功能，則仿真電路又該如何建立？試用Multisim軟件畫(huà)出電路圖并驗(yàn)證是否正確?？偨Y(jié)與體會(huì)完成日期完成人43 / 4