北京化工大學(xué)生產(chǎn)實(shí)習(xí)報(bào)告-資料下載頁(yè)
2025-08-03 00:54本頁(yè)面
【正文】 //置CSAD為0，選通ADCS以后不必再管ADCSwela=0。while(1){adwr=1。_nop_()。adwr=0。 //啟動(dòng)A/D轉(zhuǎn)換_nop_()。adwr=1。for(a=10。a0。a) //實(shí)驗(yàn)板A/D工作頻率較低，所以啟動(dòng)轉(zhuǎn)換后{ //多留點(diǎn)時(shí)間來(lái)轉(zhuǎn)換，把顯示部分放這里的原因也是為了延長(zhǎng)轉(zhuǎn)換時(shí)間display(A1,A2,A3)。 }P1=0xff。 //讀取P1口之前先給其寫(xiě)全1adrd=1。 //選通ADCS_nop_()。adrd=0。 //A/D讀使能_nop_()。adval=P1。 //A/D數(shù)據(jù)讀取賦給P1口adrd=1。A1=adval/100。 //分出百，十和個(gè)A2=adval%100/10。A3=adval%10。}}六 總結(jié) 實(shí)驗(yàn)中，我們小組共3個(gè)人，決定好了做ADC之后，我們就開(kāi)始到圖書(shū)館借書(shū)查閱資料，看看書(shū)上那些已經(jīng)成功的案列，學(xué)習(xí)總結(jié)之后就下手做我們的ADC了。俗話說(shuō)，萬(wàn)事開(kāi)頭難，這開(kāi)頭到底先做什么呢？選芯片？寫(xiě)代碼？幾經(jīng)討論之后，發(fā)現(xiàn)我們只能先寫(xiě)代碼。那選哪種語(yǔ)言呢？VHDL還是verilog又或是C語(yǔ)言呢？考慮到小學(xué)期有3周時(shí)間，時(shí)間足夠了，我們就3種都試試吧。首先，我們用了verilog，代碼寫(xiě)出來(lái)之后，在Quartus中調(diào)試成功了，可是怎么都出不來(lái)波形，糾結(jié)了兩三天，把我們弄得灰心喪氣。既然verilog不成，我們只好轉(zhuǎn)戰(zhàn)VHDL了，只是大家對(duì)VHDL都不熟，只能再學(xué)習(xí)學(xué)習(xí)，模仿書(shū)上的代碼來(lái)試著寫(xiě)，還好功夫不負(fù)有心人，終于拼湊了一段完整的代碼出來(lái)，調(diào)試調(diào)試吧，成功了，圖和波形都出來(lái)了，實(shí)在是不能用興奮來(lái)表達(dá)我們的喜悅之情了。這下好了，勾起了我們做實(shí)驗(yàn)的強(qiáng)烈興趣，我們決定用C語(yǔ)言再做一次，C語(yǔ)言我們大一就學(xué)過(guò)，用起來(lái)難度也相對(duì)小一些，很快我們就把代碼寫(xiě)出來(lái)了，我們 馬上把代碼拿到Keil上調(diào)試，第一次運(yùn)行出了點(diǎn)小錯(cuò)，函數(shù)名拼錯(cuò)，改過(guò)來(lái)，第二次運(yùn)行，成功了，這次沒(méi)有太興奮，畢竟C語(yǔ)言都學(xué)過(guò)嘛，沒(méi)那么大難度。我們還是覺(jué)得不過(guò)癮。這時(shí)候，我們組長(zhǎng)毛一淼想起了我們可以把這個(gè)用單片機(jī)實(shí)現(xiàn)。她把她那個(gè)已經(jīng)很久沒(méi)用使用的單片機(jī)拿出來(lái)，折騰了好半天，燈亮了，哈哈，軟硬結(jié)合，實(shí)現(xiàn)了，看到單片機(jī)上數(shù)碼管上跳動(dòng)的數(shù)字，這下我們才真的小有成就感了。 實(shí)驗(yàn)中，可以說(shuō)我們深深的體會(huì)到了不能被一點(diǎn)點(diǎn)的小挫折就打敗了。幸好，我們這個(gè)小組很團(tuán)結(jié)，才能一路堅(jiān)持下來(lái)，最后總算是三個(gè)臭皮匠賽過(guò)諸葛亮了。同時(shí)，我們也體會(huì)到了，要想學(xué)到知識(shí)，我們就該不斷的嘗試，多學(xué)，多動(dòng)，多總結(jié)，最后收獲的一定更多。
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1