【導(dǎo)讀】成論文時所利用的一切資料均已在參考文獻(xiàn)中列出。統(tǒng)具有重要意義。濃度的變化會引起液體折射率的變化，對于固定的入射光線，折射。小，便可得到液體的折射率，進(jìn)而計算出液體濃度?；谝陨侠碚?，本文提出一種雙。隔離窗的光透射方法應(yīng)用于液體濃度的檢測。號調(diào)理電路、單片機(jī)系統(tǒng)、A/D轉(zhuǎn)換電路和顯示電路組成。由激光器發(fā)出激光，經(jīng)過。片機(jī)對數(shù)據(jù)處理后，由顯示電路顯示出待測液體的濃度。影響檢測結(jié)果的主要因素也在本文中作了細(xì)致的分析。實驗表明，溫度漂移和光源強(qiáng)。該系統(tǒng)具有結(jié)構(gòu)簡單、靈敏度高、穩(wěn)定性好、響應(yīng)時間快。以及自動化程度高等優(yōu)點，能夠方便、準(zhǔn)確地實現(xiàn)液體濃度的實時在線檢測。

　　

【正文】 失調(diào)。另外， LF198 還具有輸入阻抗大（ GΩ），輸出電阻?。?Ω），輸出噪聲小（ nV/ Hz ）等特點。 LF198 的模擬輸入電壓范圍可以達(dá)到其電源電壓的范圍。用 LF198 構(gòu)成采樣太原工業(yè)學(xué)院畢業(yè)論文 23 保持器如圖 所示。 圖 采樣保持器 采樣保持器的采樣保持信號由外觸發(fā)電路提供，在點亮光源之前由人工手動觸發(fā)采樣干擾電平 。 （ 3）保持電容 CH 的確定 在選擇保持電容時，主要從兩個方面來考慮：電容的介質(zhì)材料和電容值。在精密的采樣保持電路中，保持電容的介質(zhì)吸收是一項主要的誤差源，比如，一個聚酯薄膜電容在快速充電后，電壓 值會下降 %，這種現(xiàn)象表現(xiàn)為電容的介質(zhì)遲滯現(xiàn)象，對電容的充電需要幾次反復(fù)，對采樣保持電路來說，就是意味著需要更長的捕獲時間。聚苯乙烯、聚丙烯和聚四氟乙烯電容具有非常低的介質(zhì)遲滯線，因此我們選用聚四氟乙烯電容作為保持電容。 電容值的選擇應(yīng)綜合考慮精度、衰減率、捕獲時間等參數(shù)。綜合考慮以上各個因素，電容值的選擇是一個不斷優(yōu)化的過程。 隨著電容的增大，衰減率直線下降，為了獲得小的衰減率，選擇大電容，取CH=。此時衰減率為 sV / 4?? 。從捕獲時間與保持電容關(guān)系圖可知，捕獲誤差在 %范圍內(nèi)，捕獲時間為 300181。s。當(dāng)保持電容為 ，結(jié)溫度為 25176。C 時，衰減率 sV / 4?? ，整個后坐過程持續(xù) 18ms，理想情況下，保持期間的電壓衰減太原工業(yè)學(xué)院畢業(yè)論文 24 mVVD 4 ???? ?，當(dāng)采用 10 位 A/D 轉(zhuǎn)換器， 0~2V 電壓輸入，分辨力，不會產(chǎn)生誤差。綜上所述，我們選擇保持電容 CH 為 聚四氟乙烯電容。 （ 4）采樣保持控制信號 采樣保持電路的采樣保持控制信號由外觸發(fā)電路產(chǎn)生，在點亮光源之前人工手 動觸發(fā)。設(shè)計如圖 所示觸發(fā)電路，電路有兩個 RC 網(wǎng)絡(luò)及施密特觸發(fā)器（ CD4093B）構(gòu)成。施密特觸發(fā)器來消除按鍵抖動并對脈沖展寬、整形產(chǎn)生 V C C14N13M12H11L10F9E8G N D7D6C5K4I3B2A1G N D+ 5 V+ 5 VR11 00R21 0K+4 .7 uFS1+ 5 V 圖 外觸發(fā)電路 規(guī)則的矩形脈沖，脈沖寬度大于捕獲時間 300181。F。在按鍵 S1 閉合時，通過 1R ， C 網(wǎng)絡(luò)對電容進(jìn)行充電，充電時間常數(shù) sCR ?? 47011 ?? 。在按鍵斷開時，電容 通過 2R ， C網(wǎng)絡(luò)放電，放電時間常數(shù) ms472 ?? [9]。 陷波電路 考慮到系統(tǒng)惡劣的工作環(huán)境，發(fā)動機(jī)這樣的強(qiáng)干擾源會在電路中引入 50Hz 的工頻干擾。 PSD 輸出為微弱信號，工頻干擾耦合在信號中被傳輸放大，在惡劣的情況下會將信號淹沒。由于工頻干擾的存在，使信號變的很壞，有必要設(shè)計濾波器濾除工頻干擾。有源雙 t 陷波器能有效的濾除 50Hz 的共頻干擾，電路如圖 所示 [9]。 太原工業(yè)學(xué)院畢業(yè)論文 25 R RRRRCCCV0A1A2Vm 圖 雙 t陷波電路 雙 t 陷波器的頻率特性主要取決于雙 t 網(wǎng)絡(luò)中，兩支路的 r， c 的對稱程度決定陷波點的衰減能達(dá)到的最低限度。保持各個電阻和電容的嚴(yán)格對稱關(guān)系，可以是對應(yīng)于ZHf 500 ? 的頻率的信號互相抵消，陷波器的特性參數(shù)關(guān)系式為 RCf 10? () )1(4 1kQ ?? () k 值決定阻帶寬度， k 值越大， Q 越高，頻率選擇性越好。但是 Q 值太高，濾波器的性能不穩(wěn)定。取 k=，則 Q=。由 ZHf 500 ? 和運算放大器輸入阻抗的限制選定電阻和電容。 單片機(jī)硬件系統(tǒng)的設(shè)計 單片機(jī)系統(tǒng)概述 單片機(jī)集成度高，具有豐富的內(nèi)部資源，再加上少量的外圍擴(kuò)展電路就可以構(gòu)成體積小、可靠性高、控制功能強(qiáng)且性價比高的控制系統(tǒng)。 AT89C52 是一個低電壓，高性能 CMOS8 位 單片機(jī) ，片內(nèi)含 8k bytes 的可反復(fù)擦寫的 Flash 只讀 程序存儲器 和 256 太原工業(yè)學(xué)院畢業(yè)論文 26 bytes 的隨機(jī)存取數(shù)據(jù)存儲器（ RAM），器件采用 ATMEL 公司 的高密度、非易失性存儲技術(shù)生產(chǎn)，兼容標(biāo)準(zhǔn) MCS51 指令系統(tǒng) ，片內(nèi)置通用 8 位 中央處理器 和 Flash 存儲單元 ， AT89C52 單片機(jī)在電子行業(yè)中有著廣泛的應(yīng)用。 圖 給出了它的最小系統(tǒng)電路圖。 DB 0DB 1DB 2DB 3DB 4DB 5DB 6DB 7A DC SDI DOA DC L KRS TERWRSCS 2CS 1X T A L 218X T A L 119A L E30EA31P S E N29RS T9P 0 .0 /A D 039P 0 .1 /A D 138P 0 .2 /A D 237P 0 .3 /A D 336P 0 .4 /A D 435P 0 .5 /A D 534P 0 .6 /A D 633P 0 .7 /A D 732P 1 .0 /T 21P 1 .1 /T 2 E X2P 1 . 23P 1 . 34P 1 . 45P 1 . 56P 1 . 67P 1 . 78P 3 .0 /R X D10P 3 .1 /T X D11P 3 .2 /I NT 012P 3 .3 /I NT 113P 3 .4 /T 014P 3 .7 / R D17P 3 . 6 / W R16P 3 .5 /T 115P 2 .7 /A 1 528P 2 .0 / A 821P 2 .1 / A 922P 2 .2 /A 1 023P 2 .3 /A 1 124P 2 .4 /A 1 225P 2 .5 /A 1 326P 2 .6 /A 1 427U2A T 8 9 C5 2234567891R P 1RE S P A C K 8+ 5 VX1CR Y S T A LC13 3 p FC23 3 p F+ 5 VC31 0 u FR11 0 k開始 /暫停 圖 單片機(jī)最小系統(tǒng)電路圖 AT89C52 為 8 位通用微處理器，采用工業(yè)標(biāo)準(zhǔn)的 C51 內(nèi)核，在內(nèi)部功能及管腳排布上與通用的 8xc52 相同，其主要用于會聚調(diào)整時的功能控制。功能包括對會聚主IC 內(nèi)部寄存器、數(shù)據(jù) RAM 及外部接口等功能部件的初始化，會聚調(diào)整控制，會聚測試圖控制，紅外遙控信號 IR的接收解碼及與主板 CPU 通信等。主要管腳有： XTAL1（ 19 腳）和 XTAL2（ 18 腳）為振蕩器輸入輸出端口，外接 12MHz 晶振。 RST/Vpd（ 9 腳）為復(fù)位輸入端口，外接電阻電容組成的復(fù)位電路。 VCC（ 40 腳）和 VSS（ 20 腳）為供電端口，分別接 +5V電源的正負(fù)端。 P0~P3 為可編程通用 I/O 腳，其功能用途由 軟件定義，在本設(shè)計中， P0 端口（ 32~39 腳）被定義為 N1 功能控制端口，分別與 N1 的相應(yīng)功能管腳相連接， 13 腳定義為 IR 輸入端， 10 腳和 11 腳定義為 I2C 總線控制端口，分別連接 N1 的 SDAS（ 18 腳）和 SCLS（ 19腳）端口， 12 腳、 27 腳及 28 腳定義為握手信號功能端口，連接主板 CPU 的相應(yīng)功能端，用于當(dāng)前制式的檢測及會聚調(diào)整狀態(tài)進(jìn)入的控制功能。 太原工業(yè)學(xué)院畢業(yè)論文 27 電源電路設(shè)計 （ 1）系統(tǒng)電源設(shè)計 系統(tǒng)主要有 V12? 、 V5? 、 ， V12? 、 V5? 電壓由線性電源提供，如圖 所示 。 1 2 3 4 5 6ABCD654321DCBAT i t leN u m be r R e v i s i onS i z eBD a t e : 4 J un 20 07 S he e t o f F i l e : D : \P r og r a m F i l e s \ D e s i gn E xp l o r e r 9 9 S E \E xa m pl e s \ M y by D e s i g dbD r a w n B y :1234D?B R I D G E 1V i n2GND1 12 V3U?M C 79 12V i n1GND2+ 12 V3U?M C 78 12T?T R A N S 1C247 0 0u FC147 u FC710 0 0u FC810 0 0u FC3 3u FC4 3u FC5 2u FC6 2u FC 1101 u FC 12 uFC947 0 uFC 1047 0 uFD35VD45VR1100R2100D1D2+ 5V 5V+ 12 V 12 V22 0 V 18V 圖 系統(tǒng)電源電路 （ 2）電平轉(zhuǎn)換部分設(shè)計 由于本系統(tǒng)需要用到 電源，所以我們需要用到電平轉(zhuǎn)換電路，將我們已有的 5V或 12V 電壓轉(zhuǎn)換成 。電路圖如圖 所示。從 IN端輸入的 +5V 電壓，經(jīng)過電平轉(zhuǎn)換芯片 LT1085 的轉(zhuǎn)換后就可以得到本系統(tǒng)所需要的。 1 2 3 4 5 6ABCD654321DCBAT i t leN u m be r R e v i s i onS i z eBD a t e : 4 J un 20 07 S he e t o f F i l e : D : \P r og r a m F i l e s \ D e s i gn E xp l o r e r 9 9 S E \E xa m pl e s \ M y by D e s i g dbD r a w n B y :O U T2IN1GND3L T 10 85+ C310 0 uF+ C210 0 uFC11uFC41uF+ 5V V 圖 電平轉(zhuǎn)換電路 太原工業(yè)學(xué)院畢業(yè)論文 28 ADC0832 芯片及其接口 (1) 功能特點 ADC0832是 NS(National Semiconductor)公司生產(chǎn)的串行接口 8位 A/D轉(zhuǎn)換器，通過三線接口與單片機(jī)連接，功耗低，性能價格比較高，適宜在袖珍式的智能儀器儀表中使用。 ADC0832 為 8位分辨率 A/D轉(zhuǎn)換芯片，其最高分辨可達(dá) 256級，可以適應(yīng)一般的模擬量轉(zhuǎn)換要求。芯片具有雙數(shù)據(jù)輸出可作為數(shù)據(jù)校驗，以減少數(shù)據(jù)誤差，轉(zhuǎn)換速度快且穩(wěn)定性能強(qiáng)。獨立的芯片使能輸入，使多器件連接和處理器控制變得更加方便。通過 DI 數(shù)據(jù)輸入端，可以輕易的實現(xiàn)通道功能的選擇。 其主要特點如下： 8位分辨率，逐次逼近型，基準(zhǔn)電壓為 5V； 5V 單電源供電； 輸入 模擬信號電壓范圍為 0～ 5V； 輸入和輸出電平與 TTL 和 CMOS 兼容； 在 250KHZ 時鐘頻率時，轉(zhuǎn)換時間為 32us； 具有兩個可供選擇的模擬輸入通道； 功耗低， 15mW。 (2) 外部引腳及其說明 ADC0832 有 DIP 和 SOIC 兩種封裝， DIP 封裝的 ADC0832 引腳排列如圖 。 各引腳說明如下： CS—— 片選端，低電平有效。 CH0， CH1—— 兩路模擬信號輸入端。 DI—— 兩路模擬輸入選擇輸入端。 DO—— 模數(shù)轉(zhuǎn)換結(jié)果串行輸出端。 CLK—— 串行時鐘輸入端。 Vcc/REF—— 正電源端和基準(zhǔn)電壓輸入端。 GND—— 電源地。 圖 ADC0832引腳圖 太原工業(yè)學(xué)院畢業(yè)論文 29 (3) 單片機(jī)對 ADC0832 的控制原理 一般情況下 ADC0832與單片機(jī)的接口應(yīng)為 4條數(shù)據(jù)線，分別是 CS、 CLK、 DO、 DI。但由于 DO端與 DI端在通信時并未同時有效并與單片機(jī)的接口是雙向的，所以電路設(shè)計時可以將 DO和 DI 并聯(lián)在一根數(shù)據(jù)線上使用。當(dāng) ADC0832未工作時其 CS輸入端應(yīng)為高電平，此時芯片禁用， CLK 和 DO/DI 的電平可任意。當(dāng)要進(jìn)行 A/D轉(zhuǎn)換時，須先將 CS端置于低電平并且保持低電平直到轉(zhuǎn)換完全結(jié)束。此時芯片開始轉(zhuǎn)換工作，同時由處理器向芯片時鐘輸入端 CLK提供時鐘脈沖， DO/DI端則使用 DI端輸入通道功能選擇的數(shù)據(jù)信號。在第 1個時鐘脈沖到來之前 DI端必須是高電平