【正文】 4 芯片提供一個 16 位的同步串行外設(shè)接口（SPI） 。 ’2407 和 ’2406 芯片提供控制器局域網(wǎng)通信模塊，符合 規(guī)范的要求。為了最大化設(shè)備的易用性，功能引腳也可配置為通用的 I/O 接口（GPIO） 。為了開發(fā)的流線性，每塊芯片都集成了基于 SCAN 的 JATG 適配器，這為數(shù)字控制系統(tǒng)的調(diào)試提供了在線實(shí)時調(diào)試能力。一整套從 C 編輯器到工業(yè)級的代碼編譯調(diào)試器的工具支持這一系列的芯片。很多第三方開發(fā)軟件不僅提供設(shè)備級的開發(fā)工具，并且支持系統(tǒng)級的設(shè)計和開發(fā)。外設(shè)對 TMS320x240x 系列芯片的集成外設(shè)包括：? 兩個事件管理模塊? 增強(qiáng)型模擬數(shù)字轉(zhuǎn)換（ ADC）模塊? 控制器局域網(wǎng)（CAN）模塊? 串行通信接口（SCI）模塊? 基于鎖相環(huán)的時鐘模塊? 數(shù)字輸入/輸出以及引腳復(fù)用功能? 外部存儲器接口（僅’LF2407）? 看門狗（WD）時鐘模塊事件管理器模塊（EVA,EVB）事件管理器模塊包括通用（GP）定時器、全比較/PWM 單元、捕捉單元以及正交編碼脈沖（QEP ）電路。EVA 和 EVB 的定制器、比較單元以及捕捉單元的功能都是一致的。只是定時器和單元的名稱不同。表 1 列出了所用的模塊和信號的名稱，列出了事件管理器模塊的可用特征與功能，并著重講解了 EVA 模塊。事件管理器 A 和 B 擁有相同的外圍寄存器。EVA 的起始地址是 7400h，EVB 的起始地址是 7500h。本節(jié)以 EVA 為例描述了通用（GP）定時器、比較單元、捕捉單元以及正交編碼脈沖（QEP ）的功能。EVB 模塊也有相同的功能，只是模塊/信號的名稱不同。表 1 EVA 與 EVB 的模塊與信號名稱事件管理器模塊 EVA 模塊 信號 EVB 模塊 信號通用定時器 Timer 1Timer 2T1PWM/T1CMPT2PWM/T2CMPTimer 3Timer 4T3PWM/T3CMPT4PWM/T4CMP比較單元Compare 1Compare 2Compare 3PWM1/2PWM3/4PWM5/6Compare 4Compare 5Compare 6PWM7/8PWM9/10PWM11/12捕捉單元Capture 1Capture 2Capture 3CAP1CAP2CAP3Capture 4Capture 5Capture 6CAP4CAP5CAP6QEP QEP1QEP2 QEP1QEP2 QEP3QEP4 QEP3QEP4外部輸入 計數(shù)方向外部時鐘 TDIRATCLKINA 計數(shù)方向外部時鐘 TDIRBTCLKINB通用定時器每個事件管理模塊包含 2 個通用定時器：定時器 x（對 EVA，x=1 或 2；對 EVB，x=3或 4）包括：? 一個 16 位定時器、增減計數(shù)的計數(shù)器 TxCNT，可讀寫? 一個 16 位定時器比較寄存器（雙緩沖，帶影子寄存器）TxCMPR，可讀寫? 一個 16 位定時器比較寄存器（雙緩沖，帶影子寄存器）TxPR，可讀寫? 一個 16 位定時器控制寄存器 TxCON，可讀寫? 可選擇的內(nèi)部或外部輸入時鐘? 用于內(nèi)部或外部時鐘輸入的可編程的預(yù)定標(biāo)器? 控制和中斷邏輯用于四個可屏蔽中斷：下溢、溢出、定時器比較和周期中斷? 一個可選擇方向的輸入引腳(TDIR)（當(dāng)用雙向計數(shù)方式時用來選擇向上或向下計數(shù)）每個 GP 定時器既可以相互獨(dú)立運(yùn)行，又可以同步工作。與 GP 定時器相關(guān)的比較寄存器既可用作比較功能，也可用于 PWM 波形的發(fā)生。每個 GP 定時器在加或加減計數(shù)時有三種連續(xù)工作的模式。每個 GP 定時器都擁有可編程預(yù)定標(biāo)的內(nèi)部或外部輸入時鐘。 GP定時器還向事件管理器的子模塊提供時基。GP 定時器 1 向所有比較單元和 PWM 電路提供時基。GP 定時器 2/1 還向捕捉單元以及正交脈沖計數(shù)操作提供時基。周期寄存器和比較寄存器的雙緩沖允許根據(jù)需要編程修改定時器的周期以及比較/PWM 的脈寬。全比較單元每個事件管理器模塊包含三個全比較單元。這些單元以 GP 定時器 1 作為時基，可產(chǎn)生六路輸出用于比較和可編程死區(qū)電路的 PWM 波形。這六個輸出的狀態(tài)可以獨(dú)立配置。比較單元的比較寄存器是雙緩沖的，允許依據(jù)需要編程控制比較/PWM 的脈沖寬度。可編程死區(qū)發(fā)生器死區(qū)發(fā)生器電路包括三個 8 位計數(shù)器和一個 8 位比較寄存器，死區(qū)時間間隔（0~24 181。s）可根據(jù)需要編程存入比較寄存器以控制三個比較單元的輸出。每個比較單元的死區(qū)發(fā)生器可以獨(dú)立的使能或取消。死區(qū)產(chǎn)生電路（不論是否有死區(qū)空間）對每一比較單元產(chǎn)生兩路輸出。通過雙緩沖的 ACTR 寄存器，死區(qū)發(fā)生器的輸出狀態(tài)可根據(jù)需要配置或改變。PWM 波形發(fā)生器每個事件管理器可以同時產(chǎn)生多達(dá) 8 路的 PWM 波形（輸出）：有可編程死區(qū)功能的三個全比較單元產(chǎn)生三對（6 個輸出）獨(dú)立的波形，GP 定時器比較產(chǎn)生兩個獨(dú)立的 PWM波形。脈寬調(diào)制電路脈寬調(diào)制電路波形的特征如下：? 16 位寄存器? 有從 0 到 24181。s 的可編程死區(qū)發(fā)生器控制每一個輸出對? 最小死區(qū)寬度為 50ns? 依據(jù)需要可以改變 PWM 的載波頻率? 在每個 PWM 周期內(nèi)或之后可依據(jù)需要改變 PWM 的脈沖寬度? 外部可屏蔽的功率驅(qū)動保護(hù)中斷? 脈沖形式發(fā)生器電路，用于可編程的對稱、非對稱以及 4 個空間矢量PWM 波形產(chǎn)生? 自動重裝載的比較和周期寄存器使 CPU 的負(fù)擔(dān)最小捕捉單元 此單元可采集每個事件或跳變。當(dāng)偵查到輸入引腳 CAPx（對 EVA，x=2 或3；對 EVB，x=4 、5 或 6）上有與設(shè)定想通的跳變時，GP 定時器 2 的計數(shù)值會被存入一個兩級的 FIFO 棧中。捕捉單元由三個捕捉電路構(gòu)成。捕捉單元的特征如下：? 一個 16 位的捕捉控制寄存器 CAPCON（可讀寫）? 一個 16 位的捕捉 FIFO 寄存器 CAPFIFO（8 位 MSBs 只讀，8 位 LSBs 只寫）? 以通用 GP 定時器 2 作為時基? 3 個 16 位兩級深的 FIFO，每個捕捉單元一個? 3 個施密特觸發(fā)器（CAP1/2/3） ，每個捕捉單元一個輸入引腳。 【所有的輸入與內(nèi)部 CPU 時鐘同步，為了使跳變被捕獲，輸入必需在當(dāng)前電平保持兩個 CPU時鐘周期。輸入引腳 CAP1/2 和 CAP4/5 也可用作正交編碼脈沖電路的正交編碼脈沖輸入】? 用戶可定義的跳變檢測方式（上升沿、下降沿或任意跳變）? 三個可屏蔽中斷標(biāo)志位，每個捕捉單元一個增強(qiáng)型模擬數(shù)字轉(zhuǎn)換（ ADC）模塊圖 2 是 ADC 模塊的功能框圖。通過一個內(nèi)置抽樣和保持電路，ADC 模塊可進(jìn)行 10 位ADC 變換。此模塊的功能如下：? 帶內(nèi)置采樣/保持（S/H ）的 10 位模數(shù)轉(zhuǎn)換模塊 ADC? 轉(zhuǎn)換時間快（采樣/保持 +轉(zhuǎn)換） ，金庸 500ns? 16 個可選擇的模擬輸入通道? 自動排序功能。一次可執(zhí)行最多 16 個通道的“自動轉(zhuǎn)換” ，而且每次要轉(zhuǎn)換的通道都可通過編程選擇? 排序器即可當(dāng)作兩個八位的排序器，也可用作一個大的 16 位排序器（例：兩個級聯(lián)的八位排序器）? 16 個結(jié)果寄存器（獨(dú)立編址） ，用以存儲轉(zhuǎn)換結(jié)果? 多個觸發(fā)器可以啟動 AD 轉(zhuǎn)換：? S/W 軟件立即啟動? EVA – 事件管理器 A（在事件管理器 A 中有多個事件源可以啟動 AD轉(zhuǎn)換）? EVB – 事件管理器 B（在事件管理器 B 中有多個事件源可以啟動 AD轉(zhuǎn)換）? 外部 – ADCSOC 引腳? 靈活的中斷控制允許在每一個或每隔一個序列結(jié)束時產(chǎn)生中斷請求? 排序器可以工作在啟動/停止模式，允許多個按時間排序的觸發(fā)源同步轉(zhuǎn)換? EVA 和 EVB 各自獨(dú)立的觸發(fā) SEQ1 和 SEQ2(僅在雙排序模式)? 采樣和保持獲取時間窗口有獨(dú)立的預(yù)定標(biāo)機(jī)制? 內(nèi)置校驗?zāi)Ｊ? 內(nèi)置自測試模式’240x 的 ADC 模塊已經(jīng)被加強(qiáng)從而為事件管理器提供了靈活的接口。ADC 接口圍繞在一個快速的 10 位 ADC 模塊旁，總轉(zhuǎn)換時間為 500ns（采樣/保持+轉(zhuǎn)換） 。ADC 模塊擁有16 個通道，可配置為兩個獨(dú)立的 8 通道模塊以服務(wù)于事件管理器 A 和 B。兩個獨(dú)立的 8通道模塊可級聯(lián)為一個 16 位的模塊。表 2 為’240x ADC 模塊的功能框圖。兩個 8 通道的模塊也可將輸入自動排序為一系列轉(zhuǎn)換。通過模擬輸入選擇器，每個模塊可選擇各自輸入的八個通道。在級聯(lián)模式，可形成一個 16 通道的自動排序器。在每個排序其中，一旦轉(zhuǎn)換結(jié)束，所選擇的通道的轉(zhuǎn)換值將會被存入對應(yīng)的結(jié)果寄存器。自動排序功能允許系統(tǒng)多次轉(zhuǎn)換同一通道，允許用戶執(zhí)行過抽樣法則。這可使傳統(tǒng)的信號抽樣轉(zhuǎn)換結(jié)果得以增強(qiáng)。譯文：Inverter into ac, dc will lower if dc voltage transformer, through the munication, namely receive standard pressor ac voltage and frequency. For large capacity of inverter, due to the dc bus voltage is higher, ac output generally do not need to boost transformer can achieve 220V, in medium and small volume of inverter, due to the low voltage dc 12V, such as, must design, 24V pressor circuit.In general, small volume inverter mosfet inverter circuit, there the whole bridge with high frequency inverter circuits pressor pushpull inverter circuits, and will boost the circuit transformer neutral plug up in power, two power tube is alternant, output power, because get ac power transistor DeBian altogether, drive and control circuit is simple, because of the transformer has certain leakage, can limit the shortcircuit current, thus improving the reliability of the circuit. Its defect is driven low utilization, transformer perceptual load ability is poor.The bridge has pushpull inverter circuit to overe the shorting, power transistor circuits of the output pulse width adjustment, the output voltage of the RMS is changed. Because of this circuit has freewheeling loop, even to the perceptual load, the output voltage waveform nor distortion. This circuit faults is under the arm, bridge, no power transistor must therefore be adopted by isolating circuit or special driving power. In addition, in order to prevent, bridge, and the mon arms occurs before the final design must be shut, namely current must set time, the dead zone circuit structure is relatively plicated.Photovoltaic (pv) grid inverter circuit control circuit:These kinds of inverter circuit are needed to control circuit, general square wave and are weak wave two control mode, the output pulse inverter circuit is simple, low cost, low efficiency, harmonic ponents. Sine wave output is the development trend of the inverter, along with the development of microelectronics technology, PWM function of micro processor is also ava