【正文】 E/2)define MODESEL (3)define LCDBANK ((unsigned int )(amp。FrameBuffer)22)define LCDBASEU (((unsigned int)(amp。FrameBuffer)1))amp。0x1fffffdefineCDBASEL(LCDBASEU+(PAGEWIDTH+OFFSIZE)*(LINEVAL+1))unsigned int FrameBuffer[BUF_SIZE]。 時鐘電路的設計時鐘電路設計用于向CPU及其它電路提供工作時鐘。S3C44B0X需要兩路時鐘輸入：一路是CPU工作時鐘輸入，另一路提供給實時時鐘RTC 電路。根據S3C44B0X的最高工作頻率以及PLL電路的工作方式，S3C44B0X外部由10MHz時鐘輸入，經內部PLL倍頻后最高到66MHz，常用的工作頻率為64MHz，其電路如312所示。同時片內PLL電路兼有信號放大和提純的功能。因此，系統(tǒng)可以以較低外部時鐘信號獲得較高的工作頻率，以降低因高速開關時鐘所造成的高頻噪聲[14]。圖312 時鐘電路 時鐘輸入，其電路圖如圖313所示。圖313 時鐘電路 ARM處理器的選擇主控制器是整個系統(tǒng)的控制核心，主要承擔著對大批量采集數據的集中處理，這就要求該處理器具有高性能的處理速度；同時系統(tǒng)需要支持多個外部設備，這就要求處理器有豐富的接口和設備控制能力。綜合考慮以上要求和價格，功耗等因素，嵌入式主控器選用了三星公司的S3C44B0X 微處理器，它是一款高性能，低價格，低功耗，接口資源豐富的處理器特別適合本設計的要求。 S3C44B0X的結構介紹S3C44B0X是Samsung公司推出的一款基于ARM公司ARMTTDMI內核的16/32位RISC處理器，頻率最高可達66MHZ，存儲器的尋址空間達256MB。它具有功耗低，簡單明快的特點，適合低價格和低功耗方面的應用，特別適合對成本敏感和功能敏感的應用場合，如PDA，GPS等。S3C44B0X采用一種新的總線結構SAMBAⅡ，通過提供全面的，通用的片上外設，大大減少了系統(tǒng)電路中外圍元器件的配置，從而使系統(tǒng)成本容易實現(xiàn)最小化。 S3C44B0X芯片介紹 S3C44B0X具有以下的資源：(1) ，帶8KB的高速緩沖器；(2) 專用外部存儲器(具備FP/EDO/SDRAM/ROM控制器和片選邏輯)；(3) LCD控制器（最大支持256色STN，專用DMA控制器）；(4) 2通道通用DMA、2通道橋DMA，并具有外部請求引腳； (5) 1通道SIO2和通道UART(帶有握手協(xié)議，具有16Byte FIFO)；(6) 1通道多主IIC總線控制器；(7) 1通道IIS總線控制器；(8) 5個PWM定時器和1通道內部定時器；(9) 看門狗定時器；(10) 71個通用I/O口；(11) 8通道外部中斷輸入；(12) 功耗控制具有普通、慢速、空閑和停止4種模式；(13) 8通道10位ADC輸入；(14) 帶日歷功能的實時時鐘(RTC)；(15) 帶PLL的片內時鐘發(fā)生器。 圖314 S3C44B0X引腳分配圖 S3C44B0X芯片引腳介紹外部引腳分配如圖314所示。引腳信號描述如表32： 表32 引腳信號描述 信號I/O 描述OM[1:0] IOM[1:0]設置S3C44B0X測試模式，并且確定nGCS0的總線寬度，邏輯電壓在RESET周期通過上拉/下拉電阻確定00=8位01=16位10=32位11=測試模式ADDR[24:0] O地址總線輸出 DATA[31:0] I/O數據總線輸入輸出 nGCS[7:0] OnGCS[7:0]通用芯片選擇，當存儲地址在每個Bank的地址區(qū)域時，片選信號激活，訪問周期數和Bank大小可編程 nWE OnWE(寫使能)表明當前總線周期是可寫周期 nWBE[3:0] O寫字節(jié)使能 nBE[3:0] O高字節(jié)/低字節(jié)使能（SRAM情況下） nOE O輸出使能，表明當前總線周期是可寫周期 nXBREO I總線保持請求，允許總線控制器請求控制本地總線，BACK激活表明總線請求得到允許 nXBACK O總線保持應答，表明S3C44B0X放棄本地總線的控制，并轉移到另外一個總線控制器 nWAIT InWAIT請求延長當前總線周期，只要nWAIT為低，當前總線周期就不能完成ENDIAN I確定系統(tǒng)使用的是最大模式還是最小模式，邏輯電平可以再復位周期有上拉/下拉電阻決定0=小段模式 1=大端模式 DRAM/SDRAM/SRAM nRAS[1:0] O行地址鎖存信號 nCAS[3:0] O列地址鎖存信號 nSRAS OSDRAM行地址鎖存 nSCAS OSDRAM列地址鎖存 nSCS[1:0] OSDRAM芯片選擇 DQM[3:0] OSDRAM數據屏蔽 SCLK OSDRAM時鐘 SCKE OSDRAM時鐘使能 LCD控制信號 VD[7:0] OLCD數據總線 VFRAME OLCD幀信號 VM O行、列極性交替改變信號VM信號 VLINE OLCD行信號 VCLK OLCD時鐘信號 PWM定時器信號TOUT[4:0] O定時器輸出 TCLK I外部時鐘輸入 中斷控制信號 EINT[7:0] I外部中斷請求信號 DMA控制信號 nXDREO[1:0] I外部DMA請求信號 nXDACK[1:0] O外部DMA請求應答信號 UART控制信號 RxD[1:0] IUART數據接收信號 TxD[1:0] OUART數據發(fā)送信號 nCTS[1:0] I清除發(fā)送 nRTS[1:0] O請求發(fā)送 IIC總線控制線號 IICSDA I/OIIC總線數據 IISSCL I/OIIC總線時鐘 IIS總線控制信號 IISLRCKIOIIS總線通道選擇時鐘 IISDO OIIS總線串行數據輸出 IISDI IIIS總線串行數據輸入 IISCLK I/OIIS總線串行時鐘 CODECLK OCODEC系統(tǒng)時鐘 SIO控制信號 SIORXD ISIO接收數據輸入 SIOTXD OSIO發(fā)送數據輸出 SIOCK I/OSIO時鐘 SIORDY I/O當DMA完成SIO操作時的SIO握手信號 ADC轉換器信號 AIN[7:0] AIADC輸入 AREFT AIADC頂部Vref AREFB AIADC底部Vref AVCOM AIADC公共Vref GPIO引腳信號 P[70:0] I/O通用I/O端口（有些是只輸出的） 復位和時鐘信號 nRESET STnRESET信號使所有信號操作暫停，并且使S3C44B0X進入復位狀態(tài)，對于一次復位，nRESET必須保持4個時鐘的低電平，使得處理器電源穩(wěn)定 OM[3:2] I確定時鐘發(fā)生00=晶振（XTAL0，EXTAL0），PLL開 01=EXTCLK，PLL開 10,11芯片測試模式 EXTCLK I外部時鐘源（當OM[3:2]=01b）,如果不使用必須為高電平（） XTAL0 AI內部OSC電路的晶振輸入，如果不使用，必須為高電平（） EXTAL0 AO內部OSC電路的晶振輸出，是XTAL0輸出的翻轉信號，如果不使用必須為浮動電平 PLLCAP AI系統(tǒng)時鐘PLL的濾波電容 XTAL1 AIRTC的32KHz晶振輸入 EXTAL1 AORTC的32KHz的晶振輸出，是XTAL1的翻轉輸出 CLKout OFout或Fpllo時鐘 JTAG測試信號 nTRST InTRST(TAP控制器復位)復位TAP控制器，如果使用調試器，必須使用一個10K的上拉電阻連接到此引腳，如果不適用調試器，nTRST引腳必須為低TMS ITCK（TAP控制器模式選擇）控制TAP控制器的狀態(tài)序列，必須用一個10K的上拉電阻連接到TMS引腳TCK ITCK（TAP控制器時鐘）提供JTAG邏輯的時鐘輸入，必須用一個10K的上拉電阻連接到TCK引腳 TDI ITDI（TAP控制器數據輸入）是在測試指令和數據時的串行數據輸入端，必須用一個10K的上拉電阻連接到TDI引腳TDO OTDO（TAP控制器數據輸出）是在測試指令和數據時的串行數據輸出端 電源信號 VDD PS3C44B0X內核VDD（） VSS PS3C44B0X內核邏輯VSS VDDIO PS3C44B0XI/O端口VDD（） VSSIO PS3C44B0I/OX端口VSS RTCVDD PRTVCDD(,) VDDADC PADCVDD() VSSADC PADCVSS34第四章 數據采集系統(tǒng)的軟件設計上一章介紹了數據采集系統(tǒng)的硬件電路實現(xiàn)，一個系統(tǒng)想要正常工作，光有硬件部分是不行的，對一個完整的系統(tǒng)而言，硬件電路提供了系統(tǒng)運行的必須環(huán)境，還需要軟件部分控制才能夠運行。本章介紹高數高精度數據數據采集系統(tǒng)的軟件設計。軟件設計分為數據模數轉換模塊的程序設計，存儲器模塊的軟件設計，鍵盤模塊的程序設計，LCD顯示模塊的程序設計和主程序設計。由于C語言具有了可讀性強、效率高、易于維護等優(yōu)點。因此本系統(tǒng)數據采集系統(tǒng)采用C語言進行編寫，實現(xiàn)對數據采集模塊的控制，數據的處理和顯示存儲等功能。本章介紹主要的程序模塊。 主程序流程 圖41 數據采集模塊程序框圖 系統(tǒng)的主程序所要實現(xiàn)的功能主要是實現(xiàn)系統(tǒng)的初始化、系統(tǒng)芯片之間的信息交流、相應的處理程序。本設計采用模塊化編程方式，達到編寫不同功能的子程序，實現(xiàn)具體操作的目的。系統(tǒng)的基本流程是，上電復位后，系統(tǒng)首先進行初始化，然后根據相關程序命令轉入到相應的子程序模塊，完成相應的功能。程序流程圖41所示。主程序如下：includeincludeincludeincludedefine addrstar 0 //定義flash起始地址*函數名：init_system*作用：初始化系統(tǒng)void init_system(void){LCD_Init()。//初始化LCD InitKey()。//初始化鍵盤 SectorErase(addrstar)。//擦除從addrstar開始的一個扇區(qū) init_adc()。//初始化ad轉換器AD7663 reset_adc()。//復位AD7663}*函數名：switch_chanel*作用：通過鍵盤來選擇采樣通道*按數字鍵邊切換到對應通道char switch_chanel(char chanel){ c