【正文】 MOV P2,0feH MOV P0,A ACALL DELAY2 MOV DPTR,DAT2 MOV A,R5 MOVC A,@A+DPTR MOV P2,0fdH MOV P0,A ACALL DELAY2 MOV A,R4 MOVC A,@A+DPTR MOV P2,0fbH MOV P0,A ACALL DELAY2 RETDAT1:DB 00h,06h,5bh,4fh,66h,6dh,7dh,07h,7fh,6fh,00H,71H 。滅,1,2,3,4,5,6,7,8,9,滅,FDAT2:DB 3fh,06h,5bh,4fh,66h,6dh,7dh,07h,7fh,6fh,00H,71H。第一個為零,其他與上相同,因為十位如果為零顯示熄滅DELAY1: MOV 35H,08HLOOP0: ACALL DISPLAY DJNZ 35H,LOOP0 RETDELAY: MOV 32H,12HLOOP: MOV 33H,0AFHLOOP1: DJNZ 33H,LOOP1 DJNZ 32H,LOOP RETDELAY2: MOV 32H,43HLOOP3: MOV 33H,1EH MOV A,R7 。每隔60~70個機器周期讀一次P1口,全為1時為無效數據,繼續(xù)讀,有一個不為1時,轉到正常搶答處理 JNZ AAAA1 。沒讀到有效數據時繼續(xù)轉到AAAA1LOOP2: DJNZ 33H,LOOP2 DJNZ 32H,LOOP3 RETAAAA1: MOV A,P1 CJNE A,0FFH,AA1 。當不全為1時的數據為有效數據 AA0: MOV 36H,A 。將有效數據送到36H暫存 AJMP LOOP2 AA1: DEC R7 AJMP AA0BARK: SETB RING ACALL DELAY1 ACALL DELAY1 CLR RING。按鍵發(fā)聲 RETT0INT: MOV TH0,0ECH MOV TL0,0FFH JNB RING,OUT。 CPL 。OUT: RETIT1INT: MOV TH1,3CH MOV TL1,0B0H INC R0 RETI END附錄二：英文文獻附錄三：中文翻譯2010年國際會議上的智能計算技術與自動化基于飛思卡爾HCS12單片機設計和實施的搶答器 程啟明，程尹曼，汪明媚，常林 上海電力學院電力與自動化工程學院,上海,200090 電子郵件： chengqiming@摘要——基于飛思卡爾HCS12單片機的八通道搶答器設計。搶答器可以正確的顯示首位成功搶答選手的號碼。它還可以計算分數，并顯示得分最高的選手。該系統(tǒng)包括四個模塊：CPU1SCI串行通信、數字顯示管和計時器。搶答信號輸入時將被鎖定，然后引起中斷、定時器準確的工作。串行端口用于開始應答信號的發(fā)送和接收，區(qū)分不同信號。數碼管用于顯示當前選手的分數，液晶顯示管用于顯示科目和答案。所以搶答器的基本功能得以實現。關鍵詞：搶答器；單片機；定時器；輸入鎖定；中斷 一、導言搶答器也被稱為第一信號鑒別器，它廣泛的用于各種比賽。它可以準確、公正、直觀的判斷首位成功搶答選手的號碼。目前，市場上出現了各種小規(guī)模數字集成電路設計的搶答器，雖然該技術已經相當成熟，但是設計的搶答器功能簡單，不智能，故障率高，顯示簡單，缺乏靈活性，改進又不方便。它已經無法滿足各種知識競賽和各種節(jié)目的需求。因此，有必要制造出一些更適合應用的搶答器。近年來，隨著科學技術的迅猛發(fā)展??，單片機的應用越來越廣泛，這促進了傳統(tǒng)測量和控制技術的飛速發(fā)展。在本文中，飛思卡爾的HCS12[13]單片機作為設計一個八通道[48]智能搶答器的核心部件，與過去的搶答器相比，它在技術、功能和其他方面都有了較大突破。它的特點是結構簡單，功能強大，可靠性好，實用性強，這樣的競爭才能真正公正、公平、公開的進行。二、搶答器功能本文設計的搶答器基本功能是：（1） 該系統(tǒng)可以調整比賽時間和答題倒計時提示時間。（2） 該系統(tǒng)能識別搶答信號并確定選手的號碼。（3） 該系統(tǒng)可以計算出每位選手的得分并顯示出來。搶答器可以提供8名選手使用編號為1至8。此外，LED數碼管顯示鎖存數據。在主持人清除系統(tǒng)后，如果參與者按下搶答開關，并且無論答案正確與否，第一個搶答者的號碼將立即由數碼管顯示。搶答器應該有很強的能力來區(qū)分選手搶答的先后順序，其分辨率至少達到幾毫秒。 三、搶答器設計的思路對搶答器的要求和功能進行分析后，一般需要以下電路：A響應電路該電路有兩個功能：一個是識別搶答時該選手的號碼并將其保存。 另一個是在搶答成功時系統(tǒng)將禁止其他選手搶答。B時序電路主持人可以通過預先的電路來設置比賽時間和答題時間。如果在設定的時間內沒有人回答問題，那么所有的選手將不會得分，然后主持人將公布答案。此外，如果有人獲得回答這個問題的機會，但在規(guī)定的時間內給出的答案不正確，他也不能得分，若超過了時間也不得分，主持人將宣布正確的答案。飛思卡爾 HCS12單片機包含定時器模塊，并且可以直接使用。C超時電路若超出了設定的時間HCS12將發(fā)出超時信號，并把這個信號傳送到PC計算機的串行端口，接下來將進行下一輪搶答。D分數計算和顯示電路 當主持人按下開始鍵就開始搶答，如果選手最先按下搶答鍵，他或她的號碼將被記錄下來，他或她的得分將被計算并用LED數碼管顯示出來。此外，一些邏輯設計也是必要的。邏輯設計如下：首先，主持人將讀取液晶屏上顯示的問題，接下來，PC電腦將發(fā)送字母“K”，這標志著比賽開始。同時，定時電路開始工作，如果在允許的時間內沒有得到回答問題的機會，微控制器將給PC機發(fā)送“超時”，如果有人在指定的時間內按下搶答鍵，微控制器將發(fā)送他或她的號碼。如果超出允許的時間，PC電腦將發(fā)送“下一步”，這意味著轉向下一個問題，接下來該問題將自動顯示回答。如果一些選手得到機會而回答錯誤，他或她的分數將減1并顯示在數碼管上，然后單片機發(fā)送“下一步”，進行下一個問題。如果得分在減少后小于0，該選手將被淘汰。正確的答案將顯示在液晶屏上。最后，如果所有的問題都搶答完了，微控制器將發(fā)送“e”來結束游戲，然后計算所有選手的得分，并將得分最高的選手號碼顯示在數碼管上。 四、響應硬件設計搶答器的硬件要優(yōu)先設計。搶答器的硬件資源直接由蘇州大學開發(fā)的飛思卡爾HCS12開發(fā)板代替。開發(fā)板以MC9S12DG128為核心部件，采用模塊化設計方法，它提取了I / O資源的一部分，也提供了每個模塊相應的接口電路，它還提供了A / D輸入通道，PWM低通濾波電路，16鍵的鍵盤輸入通道，8位數字I / O電路，SPI的I / O電路，SCI通信電路，I2C總線I / O擴展電路等等。在這篇論文中，列出了硬件模塊、引腳連接、相應的開發(fā)板接口及重新設計系統(tǒng)的實際需求。圖1顯示了開發(fā)板選定部分的硬件結構圖。 圖1 硬件結構圖A 硬件模塊的選擇 本文設計的搶答器是比較簡單的，涉及 的I/ O端口和模塊并不多。（1）本系統(tǒng)采用按鈕開關作為搶答的關鍵，0和1通常被用來作為開關的輸入，在這里，系統(tǒng)需要知道是否有人按了按鈕，而不需要關心開關打開或關閉。（2）定時器模塊是必不可少的時序電路。在這里，定時器模塊的功能是限制時間，和捕捉輸入信號。之后，將詳細介紹部分電路設計。（3）LED數碼管顯示電路用于顯示參賽者的人數和分數。該系統(tǒng)記錄選手的號碼和相應的得分，然后通過I / O端口傳輸到LED數碼管。液晶屏是通過外部連接模塊來顯示問題和答案的。（4）LED小燈用來顯示是否有人按下按鈕搶答。如果選手回答，小燈將是亮的，否則，它不會亮。（5）SCI是必要的模塊串行通信端口。由PC電腦發(fā)送開始回答的信號，如果沒有串行通信端口，整個系統(tǒng)就會癱瘓。SCI模塊的功能是接收HCS12的信號，然后把選手號碼傳送到PC。B 設計的硬件電路 1）比賽的電路設計巡回賽比賽信號捕捉輸入方式，會有一個按鍵開關跳一次中斷。8個按鍵開關連接8個通道，通過讀取相應的通道，這樣系統(tǒng)就可以知道哪個選手來回答這個問題，在本文中，8通道輸入捕捉通道和HCS12的PT0?PT7相連接。2）定時電路HCS12都有自己的定時模塊，定時電路并不需要進行設計，可以直接使用HCS12的內部定時模塊。3）超時提醒電路小燈或蜂鳴器，可以連接任何I / O端口，但該系統(tǒng)應確保選定的I / O端口模塊所占用的I / O端口沒有沖突。一旦在規(guī)定時間結束后，I / O端口發(fā)送一個信號給LED小燈上。 在本文中PA口是選擇報警信號端口，這個引腳連接到小燈進行測試。4）電子計數器和顯示電路選手得分可以通過編程來解決，但顯示成績，需要硬件LED數碼管和液晶連接相應的HCS12系列I / O端口，外部液晶顯示模塊應具有漢字顯示功能。5）通訊連接開發(fā)板有9針RS232串口電纜，它可以與PC電腦連接電纜。五、響應軟件設計1）SCI初始化函數SIC的初始化設置相應的寄存器，主要是設置串口波特率，波特率為9600 bps，波特率是：BT = FBUS/（16 *BR）（1）BR是被SCI波特率設置速率寄存器，它是16寄存器，被分配兩次，第一次設置低8位，然后設置高5位，高8位前三是沒有意義的。 接下來就是設置控制寄存器，這里SCI串行端口允許運行（SCICR1和SCICR2），正常的代碼為8位，無奇偶校驗數據輸出。SCI模塊的SCICR1第6點位（SCISWAI）是SCI允許位，SCI模塊被禁止在SCISWAI= 1，當SCISWAI=0時被允許。 D4位（M位）的模式可以選擇位/字符長度，它被用來定義發(fā)送/接收9位數據傳輸的數據格式，在M=1時被允許，在M=0時允許8位數據傳輸。 D1位（PE）是校驗允許位，體育= 1允許校驗，體育= 0不容許校驗。SCICR2還需要進行設置以便接收和發(fā)送數據，D3位SCICR2（TE）是一個發(fā)射器允許位，TE= 1允許發(fā)送，TE =0禁止發(fā)送。 D2位是接收允許位，RE= 1，允許接收，RE= 0禁止接收。（2）SCI發(fā)送1位串口進行功能編程。在開始的時候，SCI狀態(tài)寄存器1（SCISR1）需要來進行判斷，其D7位（TDRE的）發(fā)送的TDRE=1，這意味著，已經移動到發(fā)送移位寄存器的數據，它是發(fā)送數據寄存器空標志，如果數據寄存器是空的，到數據寄存器中寫入新的數據時可以發(fā)送。對于更多位數據它將調用發(fā)送函數反復發(fā)送，直到TDRE=1。（3）SCI接收1位串口進行功能編程。在這，判斷SCI狀態(tài)寄存器（SCISR1）是否為1，D5位（RDRF位）代表接收數據寄存器滿標志。 RDRF位=1表示接收器是完整的，可以從SCI數據寄存器讀取接收到的數據，那么，它需要讀取數據寄存器（SCIDR）。接收的數據比發(fā)送數據多一個步驟，它是確定是否已收到任何數據的關鍵。如果接收過程失敗（即FFH）數據將被退回。如有更多比特的數據，只要有1位接受失敗，系統(tǒng)將會收到錯誤報告。2）定時器子程序（1）當定時器初始化時，定時器將禁止工作，直到定時器啟用。 D7位定時器控制寄存器（TSCR1）為1時，啟用定時器，在TOI= 1時，定時器被禁止。下面的步驟是關于允許定時器中斷和禁止定時器復位。D7位（TOI）定時器和D3位定時器均控制寄存器，分別能使定時器溢出中斷、使定時器計數器復位，定時器中斷被允許時TOI= 1，否則，定時器中斷是不允許（TOI= 0）。D2?D0（PR2?PR0）是TSCR2寄存器的頻率因子選擇位，他們是用來設置總線時鐘頻率的分頻系數，分頻系數P可以1,2,4,8,16，32，64或128。定時器溢出時間可以描述如下： T = NP / FBUS （2）其中，n是計數器的計數值。 FBUS是總線時鐘頻率， P是分頻因子。在本文中，N = 216 = 65536，p選擇為2，T≈，T是非常封閉，1/38s，38中斷約1秒。（2）首先輸入捕捉初始化，該選項是捕捉輸入或輸出。選擇寄存器的輸入/輸出捕捉作比較，（TIOS）是用來做這項工作的，當IOSX= 1 時，DX位寄存器（IOSX）中x通道選擇位設置為輸出比較通道，在IOSX= 0時，它被設置為輸入捕獲通道。在我們的設計中，因為8名選手參加比賽，8個通道都設置為輸入捕獲通道，即TIOS= 0X00。設置輸入捕捉后，中斷也必須是開放的，完成后允許競爭。3）LED數碼管的子程序（1）初始化LED數碼管動態(tài)顯示，即其I / O口初始化，方向寄存器相應的I / O端口（8位數據端口引腳是連接7段數碼管的數字和小數點，4位選擇引腳與4位數碼管連接）設置為輸出，也就是說，數據端口是0xF