【正文】 t dataa,datab。input [1:0] dsel,fen。reg out。always @(dataa or datab or dsel or fen)beginif(fen=1) when (dsel=0) data=dataa。when (dsel=1) data=datab。else data=null。endendmodule6. 該模塊中還應該含有計數(shù)器清零信號、計數(shù)器使能信號和其它控制信號的外圍電路。 MCU 的匯編語言程序設計XX 大學本科生畢業(yè)設計 基于 FPGA 和 MCU 的相位測量儀的設計25 MCU 的主程序流程單片機從 FPGA 中讀取被測信號的周期和相位差所對應的時間差數(shù)據(jù)，并在單片機內(nèi)部進行相關的計算，然后送給顯示模塊，實現(xiàn)被測信號的頻率和相位差的顯示。這兩種數(shù)據(jù)都是 19 位無符號的二進制數(shù)據(jù)，其程序流程圖如圖 47所示。開始系統(tǒng)初始化從 F P G A 讀取周期和時間差數(shù)據(jù)計算頻率和相位差鍵盤處理送數(shù)顯示圖 47 主程序流程圖 讀取數(shù)據(jù)流程 單片機從 FPGA 中讀取兩種數(shù)據(jù)：一種是待測信號的周期 T，另一種是待測信號的相位差所對應的時間差 ，它們都是 19 位無符號的二進制數(shù)據(jù)。讀?T入哪一種數(shù)據(jù)由兩者之間的握手信號 fen 和 dsel 控制，其程序流程圖如圖 48所示。XX 大學本科生畢業(yè)設計 基于 FPGA 和 MCU 的相位測量儀的設計26 入口發(fā)送周期選通信號 f e n = 1 、 d s e l = 0讀入周期數(shù)據(jù)并存入緩沖區(qū)禁止 F P G A 釋放數(shù)據(jù) f e n = 0發(fā)送時間差選通信號 f e n = 1 、 d s e l = 1讀入時間差數(shù)據(jù)并存入緩存區(qū)禁止 F P G A 釋放數(shù)據(jù) f e n = 0出口圖 48 讀取周期、時間差數(shù)據(jù)的流程圖 計算頻率流程MCU 從 FPGA 讀取信號的周期數(shù)據(jù)后，按照公式 計算信號的Tf/10?頻率，單位是 HZ，其流程圖如圖 49 所示。 入口裝入被除數(shù) 1 0 0 0 0 0 0 0 和除數(shù) T 到內(nèi)存做除法 1 0 0 0 0 0 0 0 / T 二進制數(shù)據(jù)轉換為壓縮 B C D 碼壓縮 B C D 碼轉換為單字節(jié) B C D 碼把數(shù)據(jù)存入到顯示緩沖區(qū) 7 0 H 7 6 H出口圖 49 計算頻率的流程圖XX 大學本科生畢業(yè)設計 基于 FPGA 和 MCU 的相位測量儀的設計27 計算相位差流程因為 A 、B 兩路信號是同頻率，不同相位的正弦波信號，所以經(jīng)過整形電路整形后得到頻率相同、時間上不重合的兩路信號。由于在 FPGA 中已經(jīng)計算出兩路信號的時間差，所以在單片機中要按照公式 來計算出兩路360)/(??T?信號的相位差，單位是 176。，其程序流程框圖如圖 410 所示。入口出口裝入乘數(shù)和被乘數(shù)到內(nèi)存做乘法 T θ 3 6 0 0裝入除數(shù)和被除數(shù)到內(nèi)存做除法二進制數(shù)據(jù)轉換為壓縮 B C D 碼壓縮 B C D 碼轉換為單字節(jié) B C D 碼存入數(shù)據(jù)到顯示緩沖區(qū) 7 8 H 7 E H圖 410 計算相位差的程序流程圖 顯示程序流程計算出來的頻率值和相位差值要顯示出來我們才能看見，故此還需要顯示模塊，即單片機通過顯示模塊將信息處理并送到顯示電路顯示出來，它的程序流程圖如圖 411 所示。XX 大學本科生畢業(yè)設計 基于 FPGA 和 MCU 的相位測量儀的設計28賦頻率顯示區(qū)首地址 7 0 H 給 R 0無效數(shù)字 0 消隱處理賦相位差顯緩區(qū)首地址 7 8 H 給 R 0查表求斷碼查表串行顯示待顯示數(shù)據(jù)送完了 ？2 F H . 0 = 0 ?入口出口NYNY圖 411 顯示程序流程圖 鍵盤程序流程為了完成以上功能，電路中還必須有必要的輔助設計，即需要設計一個按鍵子程序來完成人為的有選擇的控制 LED 數(shù)碼管顯示的內(nèi)容（顯示頻率或相位差） 。該程序的流程框圖如圖 412 所示。 軟件延時 1 0 m s 消抖C P L 2 F H . 0有鍵按下 （ P 1 . 7 = 0 ）？有鍵按下 （ P 1 . 7 = 0 ）？入口出口YYNN圖 412 鍵盤程序流程圖XX 大學本科生畢業(yè)設計 基于 FPGA 和 MCU 的相位測量儀的設計295 系統(tǒng)設計總結本設計是利用 FPGA 和 MCU 相結合的方案來實現(xiàn)相位測量儀的設計，其中MCU 完成的是系統(tǒng)功能，而用 FPGA 來實現(xiàn)系統(tǒng)的指標。該設計充分地利用了FPGA 的高集成度、豐富的 I/O 口資源、可現(xiàn)場在線編程、系統(tǒng)穩(wěn)定可靠等優(yōu)點；而且，單片機具有很好的運算處理控制能力。該系統(tǒng)包含了信號整形模塊、以 EPF10K10LC844 芯片為核心的 FPGA 數(shù)據(jù)采集模塊、以 AT89C51 芯片為控制核心單片機處理模塊、靜態(tài) LED 顯示模塊。該設計充分發(fā)揮了各模塊的特點及其優(yōu)勢，使系統(tǒng)的整體性能得到提高，而且能夠很好地滿足該設計的任務要求。另外如果想讓本系統(tǒng)的精度更高，必須獲得更穩(wěn)定的使能信號 ena 和清零信號 clr，可以先利用施密特觸發(fā)電路產(chǎn)生 ena 送給 FPGA，再由 FPGA 內(nèi)部產(chǎn)生clr 信號。XX 大學本科生畢業(yè)設計 基于 FPGA 和 MCU 的相位測量儀的設計30致 謝在論文完成之際，我的心中充滿了成功的喜悅。本論文在研究和撰寫過程中得到 XXX 老師的精心指導和大力協(xié)助。在此期間，XXX 老師給我了很多的寶貴意見和建議，無論是材料的搜集，論文的撰寫、修改和最后的定稿都傾注了劉老師的心血。她的指導不僅使我拓寬了知識面，更使我在發(fā)現(xiàn)問題、分析問題、解決問題等各方面的能力都有一個明顯的提高。我發(fā)自內(nèi)心的感謝她在學業(yè)指導及各方面所給予我的幫助，并且十分慶幸自己能夠在人生的這個重要階段遇到了她。老師淵博的知識、嚴謹?shù)闹螌W作風、誨人不倦的教育情懷和對事業(yè)的忠誠，都將使我受益終身。感謝 XX 大學電氣工程及自動化學院的老師們在這四年里對我在專業(yè)學習上給予的幫助，更感謝他們在我的為人處事上給予的教誨。在論文的完成過程中，還得到其他學院多位老師和同學的熱情幫助，在此表示感謝。最后再次感謝各位領導、老師、同學、朋友對我的支持和幫助。在此，衷心的感謝和祝福你們！XX 大學本科生畢業(yè)設計 基于 FPGA 和 MCU 的相位測量儀的設計31 [參考文獻][1] 張鑫主編.《單片機原理及應用》 ，北京：電子工業(yè)出版社，.[2] 王金明編著.《數(shù)字系統(tǒng)設計與 Verilog HDL》(第 3 版)，北京：電子工業(yè)出版社，.[3] 童詩白，華成英主編.《模擬電子技術基礎》 （第 4 版） ，北京：高等教育出版社，.[4] 歐偉明等編著.《電子信息系統(tǒng)設計》[M],西安：西安電子科技大學出版社，2022:88129.[5] 歐偉明主編.《基于 MCU、FPGA、RTOS 的電子系統(tǒng)設計與實例》,北京：北京航空航天大學出版社，[6] 閻石主編.《數(shù)字電子技術基礎》 （第五版） ，北京：高等教育出版社，.[7] 李桂林主編.《數(shù)字系統(tǒng)設計基礎實驗教程》 ，南京：東南大學出版社。[8] 楊吉祥等.《電子測量技術基礎》[M],南京：東南大學出版社，2022.[9] 孫笑語.《用單片機實現(xiàn)高精度數(shù)字頻率計》[M]，沈陽電力高等專科學校校報，.[10] 潘松， 技術實用教程[M],北京：科學出版社，.[11] National Instruments USER’S GUIDE.[12] Paul (America). Analysis and Analog Integrated Circuits[M].Beijing: Higher Education Press, 2022.[13] Mark (America). Essential Electronic Design Automation (EDA) [M].Beijing: China Machine Press,2022.[14] 系列單片機原理與接口技術[M].北京：北京航空航天大學出版社，2022.[15] 夏國江， FPGA/CPLD 測試接口板設計[J].電子測量技術，(2):85,144.[16] 梁恩主、 99 SE 電路設計與仿真應用（第一版）.清華大學出版社，2022.[17] ，第 4 卷第 2 期，XX 大學本科生畢業(yè)設計 基于 FPGA 和 MCU 的相位測量儀的設計32.附錄 1系統(tǒng)總體電路硬件原理圖XX 大學本科生畢業(yè)設計 基于 FPGA 和 MCU 的相位測量儀的設計331 2 3 4 5 6ABCD654321DCBATitleNumber RevisionSizeBDate: 1Jun2022 Sheet of File: D:\Protel_99_SE_\Examples\ By:C130PFC230PFCR12MHZGNDR1R2C22μFSVCGNDS1S2GND39 D038 D137 D236 D335 D434 D533 D632 D721 A822 A923 A1024 A1125 A1226 A1327 A1428 A1510 RXD11 TXD30 ALE123456789RP210kΩ8123456789J3123456789J1VCVCVC10kΩ8DSELTextP00P01P02P03P04P05P06P07P20P21P22P23P24P25P26P27RXDTXDALE/PPSENP10P11P12P13P14P15P16P17INT1INT2T1T0EA/VPX1X2RESETRDWDAT89C51X1X2U1UIALM339LM339R110KΩR910KΩR310KΩR4100ΩR510KΩ123J4CON3AINSGNDBINSR6510ΩR7100ΩR2510ΩR810KΩUIBGNDGNDGNDGND+5V+5V+5V+5VBINAINAINFPGA位位位19位位MCUBINclkclkbbclkaadselfen1234+5V40MHZQ0 Q3Q2Q1 Q4Q5Q6Q7AB CLKMR74LS164Q0 Q3Q2Q1 Q4Q5Q6Q7AB CLKMR74LS164Q0 Q3Q2Q1 Q4Q5Q6Q7AB CLKMR74LS164+5V +5V+5V+5VRXDTXD ...... ......RR RR82KΩ 82KΩ82KΩabfcgdeDPY1234567abcdefg8 dp dpLEDabfcgdeDPY1234567abcdefg8 dp dpLEDabfcgdeDPY1234567abcdefg8 dp dpLED附錄 2單片機源程序XX 大學本科生畢業(yè)設計 基于 FPGA 和 MCU 的相位測量儀的設計34；符號定義DATAL EQU 40H ；周期 T 的數(shù)據(jù)存放單元DATAH EQU 41HDATA3 EQU 42HDATA2L EQU 43H ；相位差所對應的時間差數(shù)據(jù)存放單元DATA2H EQU 44HDATA33 EQU 45H ；除法及乘法占用單元AD0 EQU 30H ；存放被除數(shù)或被乘數(shù)AD1 EQU 31H ；存放除數(shù)或乘數(shù)AD2 EQU 32HAD3 EQU 33HAD4 EQU 34HAD5 EQU 35HAD6 EQU 36HADA EQU 4FH ；存放被除數(shù)或被