【正文】 鍵設(shè)計簡單，但占用單片機的硬件資源較；矩陣式按鍵設(shè)計復雜，但能很大程度地節(jié)省單片機地硬件資源。本系統(tǒng)的按鍵數(shù)量較少，所以采用的是獨立式按鍵。獨立式按鍵的特點就是各按鍵在電路設(shè)計上各自獨立，每個按鍵一條信號線，只需對此信號線進行判別就能完成該按鍵的判別。該按鍵輸入線上的狀態(tài)不會影響其他輸入線上的狀態(tài)，因而判別容易下圖展示了四按鍵的獨立式設(shè)計圖，圖中四個按鍵分別連接到的那片機的 的 I/O口上。四個按鍵的作用：一個用來選擇要設(shè)置的參數(shù)，兩個用來設(shè)置參數(shù)的大小，當設(shè)置完成時，另一個按鍵用來確認設(shè)置完成。這樣四個按鍵就可以完成對標準功率因數(shù)、每一組電容器控制投切的電容的大小以及投切的時間間隔等參數(shù)。通常按鍵為機械式結(jié)構(gòu)，受外力鍵帽按下，外力去除后有按鍵內(nèi)部的彈性裝置將鍵帽彈起。因此，一個按鍵包括了機械觸點的閉合與斷開。但由于按鍵機械觸點的彈性作用，一個按鍵在按下時不會馬上閉合，在松開36 / 70時也不會馬上斷開，而是有一串的抖動，抖動時間的長短一般為 510ms。由于有按鍵抖動的原因，所以判斷按鍵與否，就必須要有消抖的措施。按鍵消抖一般有兩種措施，一是電路消抖，二是軟件消抖。這兩種消抖方法各有其特點，一般來說，硬件電路消抖的設(shè)計制作復雜，而軟件消抖在硬件電路設(shè)計上簡潔，但在軟件編程上要有專門的軟件消抖程序，編程比較復雜。本系統(tǒng)采用的是軟件消抖，當按鍵按下時，延時 10ms 后再運行以后的程序，從而避免了由于程序的快速執(zhí)行而對一次按鍵按多次按鍵處理的現(xiàn)象。三、MCU 與顯示器鍵盤的原理圖圖 MCU 與顯示器鍵盤的原理圖 電源電路的設(shè)計37 / 70220V 交流電經(jīng)過變壓器的作用變成 9V 經(jīng)過整流電路后，由 7805 芯片變成+5V 直流電，本系統(tǒng)因為采樣芯片 DSP(ATT7022B)的需要，所以有數(shù)字電源和模擬電源兩種，但兩種電源的理論使一樣的。圖中的橋電路對輸入信號進行整流處理，電容 C2CC3C32 約 1000uF 濾除電路的低頻信號，C3C3C3C36 約 10pF 濾除電路的高頻信號。上面的電源為數(shù)字電源，下面的電源是模擬電源。如圖 所示：圖 電源電路的原理圖 投切電路的控制設(shè)計投切電容的控制設(shè)計，包含了 10 組繼電器，分別連接在單片機的、 和 口，根據(jù) ATT7022B 的采樣數(shù)據(jù)可以計算出投切電容的大小，根據(jù)投切電容單片機相應的 I/O 口發(fā)出低電平信號時，光偶離合器的左側(cè)導通，發(fā)光二極管亮，光信號使右側(cè)的三極管導通，啟動器被拉至低電平，繼電器吸合，開始投切電容。投切電路的控制原理圖如圖 所示：38 / 70圖 投切電容的控制原理圖 系統(tǒng)的特點本系統(tǒng)有以下特點：（1）結(jié)構(gòu)簡單，采用高度集度芯片簡化了電路，縮小了控制器的體積，便于加工安裝。（2）操作方便，使用四個按鍵，根據(jù)液晶顯示器的提示就可以完成多種功能操作。（3）運動可靠，抗干擾的能力強，不會產(chǎn)生誤動作，在電網(wǎng)波動較大時有自保護功能。39 / 70（4）適用范圍廣，考慮三相不平衡情況，三相共補與三相分補相統(tǒng)一，不需改變硬件和軟件的結(jié)構(gòu)，只要根據(jù)實際需要進行設(shè)置并在外部接線方式上做簡單改動即可實現(xiàn)40 / 705 總結(jié)與展望 總結(jié)隨著 DSP 技術(shù)的發(fā)展，DSP 在配電網(wǎng)自動化系統(tǒng)終端中的應用已越來越廣泛，采用 DSP 芯片 ATT7022B 設(shè)計成的無功補償采樣電路，采樣的速度快，精度高，誤差小，投資少結(jié)構(gòu)簡單。 控制器采用了高性能的單片機，其豐富的片內(nèi)資源，使得外圍擴展器件少，體積小，降低了成本，也降低了故障率，減少了設(shè)備的維護量。系統(tǒng)配置靈活、功能齊全，投、切控制安全，適應性強。本課題設(shè)計的智能無功補償器可以方便地用于電網(wǎng)的功率因數(shù)補償，對改善電能質(zhì)量、降低損耗具有重要作用。 展望由于本人能力有限,所做的設(shè)計還有很大的缺陷,比如說當系統(tǒng)斷電以后采樣控制 器 ATT7022B 將不能保存當前的數(shù)據(jù),可以外擴一個存儲器將當前數(shù)據(jù)保存到存儲器中,當斷電時數(shù)據(jù)能夠保存在外部存儲器中，在再次通電后，可將數(shù)據(jù)取出，不必重新校表。41 / 70參考文獻[1]KenichiSuzuki,MasashiYajima,MikiyaNohara,1997，22~24[2]Luis Moran,phoivos ,Geza joo.’A Solid State High PerformanceReactivePowerCompensator,’. 1993，76~80[3] .:，50~55[4]：，135~140[5]童詩白,華成英 .: ， 9[6] :清華大學出版社 .2022，1~5[7]李群芳,肖看 .單片機原理、:，5~8[8] 控制器原理及其在運動控制系統(tǒng)中的應用 .北京清華大學出，180~19042 / 70致謝經(jīng)過近半年的忙碌和工作，本次畢業(yè)設(shè)計已經(jīng)接近尾聲，作為一個本科生的畢業(yè)設(shè)計，由于經(jīng)驗的匱乏，里面難免有許多考慮不周全的地方。如果沒有導師的督促與指導，以及一起工作的同學們的支持，想要完成這個設(shè)計是難以想象的。 在這里首先要感謝我的導師程勇教授。程老師平日里工作繁多，但在我做畢業(yè)設(shè)計的每個階段，如開題報告的撰寫、設(shè)計方案的確定與完善、期中檢查、后期詳細設(shè)計、撰寫畢業(yè)論文等過程中，程老師都給予了我悉心的指導。由于我的設(shè)計較為復雜煩瑣，因而在設(shè)計過程中出現(xiàn)過不少錯誤，但是程老師仍然細心的幫我一一加以糾正。除了敬佩程老師的專業(yè)水平外，他那嚴謹?shù)闹螌W態(tài)度和孜孜不倦的科研精神也是我永遠學習的榜樣，并將積極影響我今后的學習和工作。然后還要感謝大學四年來所有的老師，他們幫我打下了電子方面專業(yè)知識的堅實基礎(chǔ)；同時還要感謝所有的同學們，正是因為有了他們的支持和幫助，此次畢業(yè)設(shè)計才會順利完成。 最后感謝我的父母，他們雖然遠在千里之外，卻是我感覺安定幸福，這是對我學業(yè)最好的支持。再一次衷心的謝謝你們?。。?3 / 70附錄 1(AT85C51) Features * Compatible with MCS 51 Products * 4K Bytes of InSystem Programmable (ISP) Flash Memory – Endurance: 1000 Write/Erase Cycles * to Operating Range * Fully Static Operation: 0 Hz to 33 MHz * Threelevel Program Memory Lock * 128 x 8bit Internal RAM * 32 Programmable I/O Lines * Two 16bit Timer/Counters * Six Interrupt Sources * Full Duplex UART Serial Channel * Lowpower Idle and Powerdown Modes * Interrupt Recovery from Powerdown Mode * Watchdog Timer * Dual Data Pointer * Poweroff Flag * Fast Programming Time * Flexible ISP Programming (Byte and Page Mode) * Green (Pb/Halidefree) Packaging Option 1. Description 44 / 70The AT89S51 provides the following standard features: The AT89S51 is a lowpowe r，4K bytes of Flash, 128 bytes of RAM, 32 I/O lines, Watchdog timer, two data pointers, two 16bit timer/counters, a fivevector twolevel interrupt architecture, a full duplex serial port, onchip oscillator, and clock circuitry. In addition, the AT89S51 is designed with static logic for operation down to zero frequency and supports two software selectable power saving modes. The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port, and interrupt system to continue functioning. The Powerdown mode saves the RAM con tents but freezes the oscillator, disabling all other chip functions until the next external interrupt or hardware reset. 2. Pin Description VCC :Supply voltage (all packages except 42PDIP). GND :Ground (all packages except 42PDIP。 for 42PDIP GND connects only the logic core and the embedded program memory). VDD :Supply voltage for the 42PDIP which connects only the logic core and the embedded program memory. PWRVDD :Supply voltage for the 42PDIP which connects only the I/O Pad Drivers. The application board MUST connect both VDD and PWRVDD to the board supply voltage. PWRGND :Ground for the 42PDIP which connects only the I/O Pad Drivers. PWRGND and GND are weakly connected through the mon silicon substrate, but not through any metal link. The application board MUST connect both GND and PWRGND to the board ground. Port 0 :Port 0 is an 8bit open drain bidirectional I/O port. As an output port, each pin can sink eight TTL inputs. When 1s are written to port 0 pins, the pins 45 / 70can be used as highimpedance inputs. Port 0 can also be configured to be the multiplexed loworder address/data bus during accesses to external program and data memory. In this mode, P0 has internal pullups. Port 0 also receives the code bytes during Flash programming and outputs the code bytes during program verification. External pullups are required during p