【正文】 通信相互獨立。dsPIC 芯片具有大量的外圍組件、完整的 DSP 驅(qū)動、強大的開發(fā)環(huán)境等，ARM 具有很少的門電路、中斷時延小、低功耗等特性。四川大學(xué)工程碩士學(xué)位論文 基于 FPGA 數(shù)字化變電站合并單元設(shè)計與仿真16A R MR A Md s P I C模擬量輸入數(shù)字量輸入開關(guān)量輸入時鐘G O O S E 報文S M V 報文常規(guī)互感器非常規(guī)互感器開關(guān)以太網(wǎng)I E E E 1 5 8 8以太網(wǎng)以太網(wǎng)I E C 6 1 8 5 0 8 1I E C 6 1 8 5 0 9圖 2 5 雙獨立 CPU 框圖（5）基于 FPGA 實現(xiàn)方案 [32]。隨著 FPGA 技術(shù)的迅猛發(fā)展，單芯片上數(shù)百萬個邏輯門數(shù)早已經(jīng)實現(xiàn)，因此，可以實現(xiàn)整個硬件系統(tǒng)的高度集成；開發(fā)者可以通過多次編程、擦除或者其他的軟件即可實現(xiàn)不同要求的電路；和DSP 實現(xiàn)方案相比較，F(xiàn)PGA 沒有內(nèi)存飽和、死機等問題，并且，硬件電路相對穩(wěn)定、運算速度快，可以并行處理高速的采樣數(shù)據(jù)；此外，一塊 FPGA 芯片就能夠完成 MU 數(shù)據(jù)采集、數(shù)據(jù)處理以及數(shù)據(jù)發(fā)送等主要功能，簡化了硬件電路和多芯片接口的復(fù)雜度；最后，F(xiàn)PGA 有豐富的 I/O 接口，能夠滿足多位數(shù)據(jù)的輸入輸出需求。通過以上幾種硬件方案比較，采用 FPGA 作為本文 MU 的硬件核心，其結(jié)構(gòu)如圖 26 所示。根據(jù)前面介紹的典型變電站互感器和合并單元的配置方案，硬件主要包括電源插件、電子式互感器插件、模擬量插件、發(fā)送插件和主CPU 板等。對于電子式互感器輸出可能是小信號，則需要采用 AD 實現(xiàn)模數(shù)轉(zhuǎn)換，這部分可以由電子式互感器插件模塊實現(xiàn)。由此可見，本文設(shè)計的總體硬件結(jié)構(gòu)，能夠滿足 FT3 信號、小信號和模擬信號的要求。四川大學(xué)工程碩士學(xué)位論文 基于 FPGA 數(shù)字化變電站合并單元設(shè)計與仿真171 P P SF P G A間隔層設(shè)備 （ 保護 、 測量 、 錄波器等 ）、模擬量插件電源插件電子式互感器插件發(fā)送插件電子式互感器數(shù)字輸出 / 電壓 M U 輸出光纖聯(lián)接器I E C 6 0 0 4 48多模光纖調(diào)理電路常規(guī)P T / C T電子式互感器小信號輸出P T / C T轉(zhuǎn)換器濾波電路A D C( A D 7 6 5 6 )調(diào)理電路濾波電路主 C P U 板以太網(wǎng)接口I E C 6 1 8 5 0 9 2X C 6 S L X 1 5 0圖 26 基于 FPGA 的合并單元硬件框圖FPGA 芯片型號規(guī)格的選取，直接影響著系統(tǒng)的擴展性、處理數(shù)據(jù)的速度。由于外圍硬件接口可能要求的電壓不同，如有些需要 ，有些需要 ，這就要求 FPGA 接口能夠輸出不同的電壓，需要考慮有豐富的 Bank 資源。為了滿足靈活性、實時性、和可靠性，綜合統(tǒng)籌 MU 設(shè)計經(jīng)濟性、數(shù)據(jù)處理速度、芯片資源，F(xiàn)PGA 芯片選取 Xilinx 公司 Spartan 系列 XC5LX220T，不僅加強了邏輯單元的容量，還設(shè)置了專用塊 RAM 和乘法器，具有處理復(fù)雜的信號的能力。XC5LX220T 采用 45nm 工藝，含有 34560 個 silce；每個塊 RAM的大小為 36Kb，總?cè)萘窟_ 7632kbit；DSP48 silce 工作頻率可達到 250MHz，包含 180 個 silce；可用 I/O 數(shù)最大多達 1200 個；電壓支持 和 。 數(shù)字化變電站合并單元軟件功能設(shè)計數(shù)字化變電站電力系統(tǒng)中的重要環(huán)節(jié)，主要完成變壓、變相等功能。根據(jù)數(shù)字化變電站合并單元設(shè)計要求，可以將合并單元模塊化，主要分為數(shù)據(jù)接收模塊、數(shù)據(jù)處理模塊和數(shù)據(jù)發(fā)送模塊，如圖 26 所示：四川大學(xué)工程碩士學(xué)位論文 基于 FPGA 數(shù)字化變電站合并單元設(shè)計與仿真18接收解析數(shù)據(jù)處理數(shù)據(jù)發(fā)送C T P T 轉(zhuǎn)換 / 濾波電路A / D 采樣A D 控制器采樣數(shù)據(jù)G P S模擬信號FPGA9 2 數(shù)據(jù)處理后信號采樣脈沖小信號數(shù)據(jù)接收模塊數(shù)據(jù)處理模塊數(shù)據(jù)發(fā)送模塊保護測控設(shè)備調(diào)理電路F T 3 報文圖 2 7 合并單元功能模塊（1）數(shù)據(jù)接收模塊數(shù)據(jù)接收模塊的主要功能是接收電子式互感器發(fā)送的 FT3 報文和小信號以及由常規(guī)互感器采集的模擬信號。首先，解碼還原數(shù)字信號。將接收的小信號和模擬信號需要經(jīng)過 A/D 轉(zhuǎn)換為數(shù)字信號，而由曼徹斯特碼組幀的 FT3 報文，則需要解碼為二進制碼，并進行 CRC 校驗；其次，必須保證各路采樣數(shù)據(jù)同步；最后，按照采樣和通道順序，依次輸出給下一個模塊。（2）數(shù)據(jù)處理模塊數(shù)據(jù)處理模塊主要包括數(shù)字濾波器、相位補償模塊。數(shù)字濾波主要是消除由接收模塊發(fā)送的多路數(shù)據(jù)重采樣出現(xiàn)的混疊現(xiàn)象，相位補償是針對由解碼和電子式互感器采集原理帶來的延時引起的相位偏差。（3）數(shù)據(jù)發(fā)送模塊數(shù)據(jù)發(fā)送模塊是 MU 輸出的重要接口，主要通過以網(wǎng)絡(luò)為媒介將經(jīng)過 MU處理過的采樣數(shù)據(jù)發(fā)送給間隔層的測量、保護裝置及后臺。本文采用 IEC 6185092 報文格式發(fā)送采樣同步數(shù)據(jù)。四川大學(xué)工程碩士學(xué)位論文 基于 FPGA 數(shù)字化變電站合并單元設(shè)計與仿真19 本章小結(jié)本章主要分析了變電站整體數(shù)字化方案以及給出了 MU 總體設(shè)計。通過對變電站互感器和合并單元的技術(shù)要求和配置原則闡述，以典型變電站主接線為例，給出了具體的配置方案。通過介紹數(shù)字化變電站網(wǎng)絡(luò)配置方式，分析了MU 接口。最后，通過比較了幾種實現(xiàn) MU 硬件的方案，明確了 MU 的硬件方案以及總體框架。四川大學(xué)工程碩士學(xué)位論文 基于 FPGA 數(shù)字化變電站合并單元設(shè)計與仿真203 合并單元技術(shù)分析 數(shù)據(jù)同步技術(shù)由于合并單元的輸入從多個非常規(guī)互感器或者常規(guī)互感器而來，不免存在采樣時刻不一致的情況，因此首先要保證采樣數(shù)據(jù)同步。合并單元同步主要包括 4 個方面 [33]：1）同一過程層內(nèi)的各采樣電壓電流量同步；2）關(guān)聯(lián)間隔層之間的同步；3）關(guān)聯(lián)變電站間的同步；4）廣域同步。在 IEC600448 標(biāo)準(zhǔn)中給出了兩種典型的實現(xiàn) MU 同步的方法：1）向各數(shù)據(jù)采集裝置發(fā)出同步信號（脈沖同步法 [34][35]） ；2）在各 MU 中采用線性插值算法，實現(xiàn)各路采集數(shù)據(jù)同步 [36]。 脈沖同步法在合并單元框架結(jié)構(gòu)中可以看出，每個 MU 都配置了一個 1PPS 接口，可以接收 GPS 發(fā)出的 1PPS 信號。MU 不僅可以根據(jù)秒脈沖對系統(tǒng)的晶振溫漂校正，還能夠同步 MU 內(nèi)以及 MU 間的采樣信號 [37]。對于硬件中的 A/D 采樣信號輸入，都是由此信號輸出的控制采樣信號。在 IEC600447/8 中明確規(guī)定了 時鐘信號為光信號和電信號中的一種，每秒發(fā)送一個時間脈沖，并且秒脈沖觸發(fā)時刻為上升沿。MU 需要對秒脈沖的有效性進行校核，如果輸入的為光信號，則脈沖間隔 ，脈沖寬度1t50ms?，而且觸發(fā)的闕值不低于光量的一半，如圖 31 所示。t10hus?015 0 %電壓 / 光量ht1t校正時刻1 脈沖 / s圖 3 1 1PPS 波形四川大學(xué)工程碩士學(xué)位論文 基于 FPGA 數(shù)字化變電站合并單元設(shè)計與仿真21 插值同步由前面介紹可以，MU 采集的數(shù)據(jù)并不是同步信號，即并不是同一時刻的采樣信號。但是，可以運用插值算法，計算出同一采樣時刻的各采樣值，如圖32 所示，以 A 相電流為例，如果已知采樣時刻前一個采樣點和后一個采樣點的值，便可運用插值算法計算出采樣時刻的采樣值。采樣值A(chǔ) 相的電流采樣值B 相的電流推算值B 相的電流推算值A(chǔ) 相的電流圖 3 2 插值同步眾所周知，插值算法的原理簡單，實用性強，但是不免帶來些瑕疵，比如誤差。由于不同的插值算法的誤差也不盡相同，為了滿足保護、測控等二次設(shè)備的采樣精度要求，下面對于常用的幾種插值算法進行分析。xtnt1nt?? ?ti( )txtnx1nx?x?圖 3 3 一次插值1） 一次插值四川大學(xué)工程碩士學(xué)位論文 基于 FPGA 數(shù)字化變電站合并單元設(shè)計與仿真22假設(shè)電流曲線為 ， 、 分別為 、 時刻的采樣值，如圖 33 所()tinx1?tn1?示。根據(jù) Lagrange 一次線性插值算法，通過演算得出 時的值 ，t()xt （31）111()()nnntt xt??????線性插值有一定的誤差，從圖中可以看出誤差 ，其表達式為：? （32）39。 11()(), [,]2!nnxttx?????????2） 二次插值假設(shè)電流波形表達式為 ，如圖 34 所示， 、 、 分別為 、()tx1n?1n?1tn?、 時刻采樣值，通過 Lagrange 二次插值算法，演算得出 時刻的值 ，tn1? t()x （33）0121()()()()nnntattxat????其中： 101()))nnttt??? （34）111()(nntat??211)nnttt?xt1nt?nt1nt?n 1xnx1nx?? ?ti( )tx圖 3 4 二次插值二次插值的誤差為： （35）39。 111()(), [,]3!nnnxtttx??????????四川大學(xué)工程碩士學(xué)位論文 基于 FPGA 數(shù)字化變電站合并單元設(shè)計與仿真23假設(shè)電流表達式 為：()it （301sin()nIwt??????6）代入一次插值算法的誤差公式得： （37）211()nnxItt???????為采樣間隔，即第 n 點與第 n+1 點的時間間隔，如果采樣率為 4kHz，cT則可得最大誤差為： （38）???????同理，二次插值的最大誤差為： （39）???由上面兩 公式可以看出，最大誤差中沒有直流分量，而且插值算法ax?不改變直流分量，即誤差為 0。如表 31 所示為一次插值和二次插值的各諧波的誤差，可以看出，同一種插值算法，諧波階數(shù)越高，誤差也相對越大；比較2 種插值算法，同階諧波的二次插值的誤差比一次插值小，即使一次插值的 20次諧波也不超過 5%。在 IEC600447/8 標(biāo)準(zhǔn)中，MU 的每路采樣值得誤差不超過 8%，所以一次插值算法滿足 MU 誤差要求?？紤]到實際工程，本文采用一次插值算法實現(xiàn) MU 采樣數(shù)據(jù)同步。表 31 一次、二次插值誤差基波 2 次諧波 3 次諧波 5 次諧波 10 次諧波 15 次諧波 20 次諧波線性插值 % % % % % % %二次插值 % % % % % % %四川大學(xué)工程碩士學(xué)位論文 基于 FPGA 數(shù)字化變電站合并單元設(shè)計與仿真24 其他同步法MU 接收電子式互感器和常規(guī)互感器采集的數(shù)據(jù)，會產(chǎn)生不同的延時。接收電子式互感器發(fā)出的數(shù)據(jù)產(chǎn)生的延時主要是經(jīng)過各處理模塊引起的延時，主要包括解碼模塊、數(shù)據(jù)處理模塊；而采集常規(guī)互感器主要是由交流插件、濾波器帶來的延時?；谏厦娴难訒r分析，如果變壓器差動保護采集高低壓側(cè)的電流，如果高壓側(cè)采集電子式互感器，低壓側(cè)采集常規(guī)互感器的電流，倘若不采集同步措施，則差動保護則可能發(fā)生勿動，由此可見，數(shù)據(jù)同步至關(guān)重要。總結(jié)數(shù)字化變電站的工程的經(jīng)驗，一般采用一主一從方案同步任何 2 側(cè)數(shù)據(jù)源的數(shù)據(jù)，同步端以參考端的時鐘為準(zhǔn)，調(diào)節(jié)同步端的時鐘。此外，還有采樣序號調(diào)整法、時鐘校正法、采樣數(shù)據(jù)修正法等實現(xiàn)數(shù)據(jù)同步，其中采樣序號調(diào)整法廣泛運用各數(shù)字化變電站同步。在 220kV 西涇變電站試點工程中，變壓器高壓側(cè)選擇采用電子式互感器，而線路側(cè)仍選用常規(guī)互感器，則此數(shù)字化變電站的差動保護就采用一主一從法實現(xiàn)數(shù)據(jù)同步。主變和母線差動保護屬于站內(nèi)通信，并且可以只達到相對同步，因此可以選用采樣序號調(diào)整法實現(xiàn)同步。對于本文設(shè)計的 MU，如果采樣數(shù)據(jù)來自電子式互感器則采用插值同步法，其他情況都采用脈沖同步。 數(shù)字濾波器設(shè)計為避免采樣數(shù)據(jù)出現(xiàn)混疊現(xiàn)象、消除傳輸過程的噪聲以及保護裝置不需要的高頻諧波，需要對數(shù)據(jù)進行數(shù)字濾波處理。數(shù)字濾波器按照頻率響應(yīng)可分為低通、帶通、高通和帶阻；按單位取樣可分為有限沖擊響應(yīng)（FIR）和無限沖擊響應(yīng)（IIR）。由于 FIR 濾波器具有濾波精度高、穩(wěn)定性高，