stm32中使用gpio的總結(jié)超強資料-資料下載頁
2025-06-26 00:02本頁面
【正文】 合適，應(yīng)為在CMOS里面的push－pull輸出能力不可能做得雙極那么大。輸出能力看IC內(nèi)部輸出極N管P管的面積。和開漏輸出相比，push－pull的高低電平由IC的電源低定，不能簡單的做邏輯操作等。push－pull是現(xiàn)在CMOS電路里面用得最多的輸出級設(shè)計方式。 at91rm9200GPIO模擬I2C接口時注意??！ 、OD 集電極開路門(集電極開路OC或源極開路OD) opendrain是漏極開路輸出的意思，相當(dāng)于集電極開路(opencollector)輸出，即ttl中的集電極開路（oc）輸出。一般用于線或、線與，也有的用于電流驅(qū)動。 opendrain是對mos管而言，opencollector是對雙極型管而言，在用法上沒啥區(qū)別。 開漏形式的電路有以下幾個特點： ，減少IC內(nèi)部的驅(qū)動?；蝌?qū)動比芯片電源電壓高的負(fù)載. 2.可以將多個開漏輸出的Pin，連接到一條線上。通過一只上拉電阻，在不增加任何器件的情況下，形成“與邏輯”關(guān)系。這也是I2C，SMBus等總線判斷總線占用狀態(tài)的原理。如果作為圖騰輸出必須接上拉電阻。接容性負(fù)載時，下降延是芯片內(nèi)的晶體管，是有源驅(qū)動，速度較快；上升延是無源的外接電阻，速度慢。如果要求速度高電阻選擇要小，功耗會大。所以負(fù)載電阻的選擇要兼顧功耗和速度。 ，改變傳輸電平。例如加上上拉電阻就可以提供TTL/CMOS電平輸出等。 ，則只能輸出低電平。一般來說，開漏是用來連接不同電平的器件，匹配電平用的。 、下兩個管子，把上面的管子去掉就是OPENDRAIN了。這種輸出的主要目的有兩個：電平轉(zhuǎn)換和線與。 ，所以后級電路必須接一上拉電阻，上拉電阻的電源電壓就可以決定輸出電平。這樣你就可以進行任意電平的轉(zhuǎn)換了。 ，如果本電路不想拉低，就輸出高電平，因為OPENDRAIN上面的管子被拿掉，高電平是靠外接的上拉電阻實現(xiàn)的。（而正常的CMOS輸出級，如果出現(xiàn)一個輸出為高另外一個為低時，等于電源短路。） ，但是也有其弱點，就是帶來上升沿的延時。因為上升沿是通過外接上拉無源電阻對負(fù)載充電，所以當(dāng)電阻選擇小時延時就小，但功耗大；反之延時大功耗小。所以如果對延時有要求，則建議用下降沿輸出。 在一個結(jié)點(線)上,連接一個上拉電阻到電源VCC或VDD和n個NPN或NMOS晶體管的集電極C或漏極D,這些晶體管的發(fā)射極E或源極S都接到地線上,只要有一個晶體管飽和,這個結(jié)點(線)就被拉到地線電平上. 因為這些晶體管的基極注入電流(NPN)或柵極加上高電平(NMOS),晶體管就會飽和,所以這些基極或柵極對這個結(jié)點(線)的關(guān)系是或非NOR邏輯.如果這個結(jié)點后面加一個反相器,就是或OR邏輯. 注：個人理解：線與，接上拉電阻至電源。(~A)amp。(~B)=~(A+B)，由公式較容易理解線與此概念的由來； 如果用下拉電阻和PNP或PMOS管就可以構(gòu)成與非NAND邏輯,或用負(fù)邏輯關(guān)系轉(zhuǎn)換與/或邏輯. 注：線或，接下拉電阻至地。(~A)+(~B)=~(AB)。 這些晶體管常常是一些邏輯電路的集電極開路OC或源極開路OD輸出端.這種邏輯通常稱為線與/線或邏輯,當(dāng)你看到一些芯片的OC或OD輸出端連在一起,而有一個上拉電阻時,這就是線或/線與了,但有時上拉電阻做在芯片的輸入端內(nèi). 順便提示如果不是OC或OD芯片的輸出端是不可以連在一起的,總線BUS上的雙向輸出端連在一起是有管理的,同時只能有一個作輸出,而其他是高阻態(tài)只能輸入.
外語相關(guān)推薦
鄂ICP備17016276號-1