【正文】 u1 : fir port map ( clk = input_clk, reset = reset(0), nd = input_ce, din = din, dout = dout)。end bb_arch。三 為HDL協(xié)同仿真完成MAC FIR的設計 ——步驟2利用MATLAB 控制臺窗口，從d:\DSP\lab5 模塊。從Xilinx Blockset 174。 Basic Elements模塊集添加Black Box 模塊到設計中。分配 文件到此 Black Box 模塊。 1. 在桌面上雙擊MATLAB圖標打開MATLAB指令窗口，或經過Start Menu 224。 Programs 224。 MATLAB 224。 MATLAB 來打開。 2. 改變目錄到d:/DSP/lab5/: 在指令窗口鍵入 cd d:/DSP/lab5/3. 。一個含輸入、輸出和顯示屏和System Generator 圖標的模型將包含在如圖732所示的模型。圖732 fir_bb_hdlcosim 模型從 Xilinx Blockset 174。 Basic Elements庫添加Black Box 模塊到設計中。 4． 一個Black Box 配置文件窗口彈出，顯示有效的VHDL 文件 (圖733 )。圖733 Black Box 配置文件對話框5． 選擇d:\DSP_E\lab5\ 文件，并點擊Parse Selected VHDL 按鈕分配它作為頂層實體。 這個Black Box 圖標帶有相應數(shù)量的端口和端口名稱將添加到圖733所示的設計中。圖734 Black Box 模塊添加到設計中一個配置文件也被打開，用一個頂層的VHDL實體輸入，通過它Black Box 將連接到仿真器。瀏覽整個配置文件和理解文件中的主要元件。注意到只訪問的VHDL 文件是頂層實體。為編譯 ModelSim 仿真器，它要求所有層次文件按照相應的次序輸入。 圖735 在Black Box連接期間產生的配置文件6． (39。39。)之前添加以下行的實體 (39。39。)。 (39。39。)。 (39。39。)。 (39。39。)。 (39。39。)。 (39。39。)。7． 利用File 174。 Save保存配置文件，并關閉編輯器。8． 修改指明輸出端口尺寸 27 的UFIX類型為 to FIX 類型這一行 (如下所示)。(39。Fix_27_039。)。五 連接Black Box 圖標到設計的輸入和輸出，從Xilinx Blockset 174。 Tools庫添加ModelSim圖標。使協(xié)同仿真模式激活，并分配ModelSim 作為協(xié)同仿真模塊。 1． 連接Black Box 圖標到輸入和輸出，連接好的設計應該如圖736 所示。圖736 完成包含ModelSim 圖標的設計2 雙擊Balck Box 模塊，如圖737 所示選擇ISE Simulator的仿真模式。圖737 協(xié)同仿真目錄鏈接4． 點擊OK 接受這些設置。5． 保存這個設計模型。六 執(zhí)行HDL協(xié)同仿真 ——步驟3設置仿真的stop time 為100 ，運行仿真，研究其輸出，應該在輸出窗口看到顯示的濾波器系數(shù)的輪廓。1． 利用 Simulation 174。 Simulation parameters ，在Stop time 欄內鍵入100，設置仿真的停止時間為100。2． 在MATLAB命令窗口鍵入Ts=1，并按回車。3． 點擊 Run () 按鈕啟動仿真。ISIM 仿真器將被后臺調用，結果將顯示在Simulink的 Scope 窗口中。也將看到指示Simulink 系統(tǒng)周期無效設置的警告信息，如圖738所示。圖738 Simulink 系統(tǒng)周期無效設置的警告信息4．當仿真過程開始，在Simulink 窗口點擊顯示屏幕模塊，觀察其輸出，如圖739所示。圖739 顯示輸入和輸出的屏幕 5． 讓仿真運行完成，觀察屏幕上的輸出，如圖740 所示。圖740 顯示整個運行輸入和輸出的屏幕6． 關閉屏幕scope 窗口。7． 保存設計模型。附：如果Black Box的仿真模型選擇External Cosimulator，先在Xilinx Blockset中將ModelSim模塊拖入設計中，然后雙擊Black Box模塊，在彈出的菜單中為仿真模型選擇External Cosimulator，并在HDL Cosimulator框中鍵入ModelSim，點擊OK。 運行Simulink時，將調用ModelSim。 觀察ModelSim 輸出窗口顯示的全部信號，如圖741所示。Scope窗口中可以得到利用ISE Simulator相同的結果。 最后，利用仿真器的副窗口中的 File 174。 Quit 關閉ModelSim 仿真器。圖741 ModelSim 輸出顯示整個運行七 執(zhí)行硬件在環(huán)路校驗利用System Generator 圖標，產生硬件，校驗通過演示板的設計工作。 1． 利用File 174。 Save As，在文件名稱欄鍵入 fir_hwcosim 。 2． 雙擊System Generator圖標，并設置以下的參數(shù)： Compilation: Digilent _3S. (選擇硬件協(xié)同仿真 174。 Digilent_3S) Target Directory: d:/DSP/lab5/sp2e.確認System Generator 模塊的窗口顯示part為Spartan xc3s2004ft256的器件。 圖742 System Generator GUI 顯示器件和速度3． 點擊Generate 按鈕，當生成成功地完成時，新的Simulink 庫窗口將打開，一個帶有相應數(shù)量輸入和輸出的被編譯的模塊將顯示。4． 拷貝fir__bb_hdlcosim_hwcosim 模塊，并將其添加到設計中，移去black box圖標，連接fir_bb_hdlcosim_hwcosim到相應的輸入和輸出完成這個設計。八 1． 連接電源電纜到演示板，點亮板上一個LED。2． 連接并行電纜到演示板上提供JTAG 連接器的一邊和計算機并口的另一邊。3． 在Simulink窗口點擊 run按鈕 ( ) 運行仿真，配置的位流文件將被下載，仿真將被運行。圖743 設計項目中添加硬件協(xié)同仿真模塊4． 仿真結果在輸出屏幕上顯示。如圖28 所示，按照圖742所示的連接，圖744的上部為經過FPGA硬件輸出的結果，下部為經過Black Box模塊的仿真結果。圖744 仿真結果顯示硬件輸出在上部，Simulink仿真在下部5． 當完成時關閉電源。6． 保存設計模型，關閉MATLAB。167。 設計MAC FIR濾波器 前兩個設計項目成功地運行已經使你掌握構造一個基于MAC濾波器的要求，以致System Generator 庫元件可以被創(chuàng)建。這個提供了訪問由其他設計工程師產生的濾波器的方便，所以他們可以利用這個結構在其他項目中。它也可以容易地改造和適應在System Generator 中的DSP設計環(huán)境。這個濾波器仍然需要參數(shù)化，達到系數(shù)可以對不同的濾波器技術條件改變。圖745 MAC FIR 濾波器結構如圖745是基于MAC FIR濾波器的結構圖，系數(shù)和數(shù)據(jù)需要存儲在存儲器系統(tǒng)中，為儲存有幾個存儲選項：塊RAM、分布RAM和移位寄存器SRL16E等。在這個實驗中將利用雙口塊RAM存儲器來儲存數(shù)據(jù)和系數(shù)，隨數(shù)據(jù)被截獲，利用循環(huán)數(shù)據(jù)RAM緩沖器。所以RAM按混合模式配置，數(shù)據(jù)從口A寫入和讀出（RAM模式），系數(shù)只從口B讀出（ROM模式），具有循環(huán)RAM緩沖器的完全存儲器系統(tǒng)如圖746所示。 Data_addr 0 N1 N 2N1 ROM WE DIN_A A B Coef_addr CYCLIC COUNTER CYCLIC COUNTER LOGIC Coef_addr 92 93 94 95 … 183 92 93 94 95 96 183 92 93 94 95 96 Data_addr 0 1 2 3 …91 91 0 1 2 3 … 90 90 91 0 1 2 DIN D1 X X X …X D 2 X X X X … X D 3 X X X X X WE WE WE_B DIN_B 0 – N1 N – 2N1 WE RAM MUST BE: READ AFTER WRITE CE 圖746 循環(huán)RAM 緩沖器一 分析系數(shù)在 MATLAB 中 從d:/DSP_E/lab8 模塊，利用幾個MATLAB 指令如max 和 min分析系數(shù)，觀察系數(shù)，理解對信源的參數(shù)設置。 1. 在桌面上雙擊MATLAB圖標打開MATLAB指令窗口，或經過Start Menu 224。 Programs 224。 MATLAB 224。 MATLAB 來打開。 2. 改變目錄到d:/DSP_E/lab5/: 在指令窗口鍵入 cd d:/DSP/lab5/3. 。注意：這個濾波器要求的系數(shù)將加載到工作空間，變量coef 和采樣周期變量Ts打開此文件。 在 MATLAB 指令行鍵入coef 觀察系數(shù)。4． 鍵入max(coef) 觀察最大系數(shù)值。5． 鍵入min(coef) 觀察最小系數(shù)值。問題1：技術條件要求12位數(shù)據(jù)的系數(shù)。對12位系數(shù)的最佳格式是什么? 6． 取已經產生的輸入信源的數(shù)據(jù)。7． 雙擊轉換開關在信源之間選擇。二 添加控制邏輯并對它參數(shù)化設計控制邏輯，用變量coef 對它參數(shù)化，設置采樣周期Ts，因為只對仿真控制邏輯感興趣。仿真參數(shù)化后的邏輯校驗它仍按照期望進行工作。1． 在MATLAB中，從File——New——Model，新建一個子模型， 。2． 如圖747所示，從Xilinx 模塊集選擇相應模塊添加到設計中。3． 設置coef_counter模塊的參數(shù)如下，保留其余的參數(shù)原有數(shù)值。 Number of Bits: 8 Arithmetic Type: Unsigned Initial Value: 92 Count To Value: 183 4． 設置data_counter模塊的參數(shù)如下，保留其余的參數(shù)原有數(shù)值。 Number of Bits: 7 Arithmetic Type: Unsigned Initial Value: 0 Count To Value: 91 Provide Enable Port: checked 5．添加控制邏輯，將驅動data_counter 的en 端口以產生以下的數(shù)據(jù)地址序列： 0 1 2 3 … 90 91 91 0 1 2 3 ...89 90 90 91 0 1 2 3 …89 89 90 91en 6． 添加必須的邏輯，以產生具有以下特性的we 特性。 we: coef_addr: 92 93 182 183 92 93 94…182 183 92 93 …182 183 92 93 94 95 … 圖747 控制系統(tǒng) 7． 仿真設計的模型，校驗其具有如圖748 所示的輸出結果。圖748 控制系統(tǒng)的仿真結果8． 除System Generator 和 Resource Estimator 圖標之外。注意：可以選擇控制邏輯 (不選擇Gateway Out 和 scope)，并按CtrlG 來產生子系統(tǒng)。9． 修改頁鏈接的名稱為相應的名稱 (例如： coef_addr, data_addr, we)10． 參數(shù)化由counters 和 constant組成的控制邏輯Parameterize the control logic consisting of both（現(xiàn)在設置 Sample Period為Ts ，因為只對仿真控制邏輯感興趣）。 控制邏輯將連接到雙口存儲器，注意每個端口的寬度由它各自的輸入寬度確定，這些端口只可以有相互的寬度是16或32 倍更大的差別。提示：以下的MATLAB 函數(shù)可以利用在模塊參數(shù)化，使得設計更靈活。length(X) – returns length of the array Xlog2(Y) – returns log of integer Y to the base of 2ceil(N) – returns the smallest integer greater than or equal to the real number N 問題2：寫下應該輸入的數(shù)據(jù)計數(shù)器data_counter模塊的表達式：Number of Bits: