微計(jì)算機(jī)原理部分習(xí)題答案1—6章-資料下載頁(yè)
2025-06-23 20:28本頁(yè)面
【正文】 STACK SEGMENT PARA STACK 39。STACK39。 DB 60 DUP(?)STACK ENDSCODE SEGMENT ASSUME CS:CODE,DS:DATA,SS:STACKSORT_ PROC FARSTART: PUSH DS MOV AX,0 PUSH AX MOV AX,DATA MOV DS,AX MOV CX,COUNT/21 CLDAGAIN0: MOV DI,CX MOV SI,OFFSET ARRAYAGAIN1: LODSW CMP AX,[SI] JNL NEXT XCHG [SI],AX MOV [SI2],AXNEXT: DEC DI JNZ AGAIN1 LOOP AGAIN0 RETSORT_ ENDP。CODE ENDS END START4－25 試編寫(xiě)一程序求級(jí)數(shù)12＋22＋32＋…的前幾項(xiàng)和剛大于1000的項(xiàng)數(shù)n。解：采用DO_WHILE循環(huán)結(jié)構(gòu)，程序結(jié)束時(shí)CL中存放n NY開(kāi)始（CL）←0 （BX）←0（CL）←（CL）＋1（AL）←（CL）（BX）1000?結(jié)束（AX）←（AL）（CL） （BX）←（BX）＋（AX）DATA SEGMENTN DB ?DATA ENDS。CODE SEGMENT ASSUME CS:CODE,DS:DATAMAIN PROC FARSTART: PUSH DS MOV AX,0 PUSH AX MOV AX,DATA MOV DS,AX。 MOV CL,0 MOV BX,0AGAIN: INC CL MOV AL,CL MUL CL ADD BX,AX CMP BX,1000 JBE AGAIN MOV N,CL MOV AL,CL CBW MOV CL,10 DIV CL OR AL,30H MOV CL,AH MOV DL,AL MOV AH,2 INT 21H MOV DL,CL OR DL,30H INT 21H RET。MAIN ENDPCODE ENDS END START4－27 數(shù)據(jù)區(qū)中存放著一字節(jié)數(shù)組BLOCK（其個(gè)數(shù)為任意），均為組合的十進(jìn)制數(shù)。試編寫(xiě)一程序求該數(shù)組之和，并存入SUM單元（和1字節(jié)）。解：采用最簡(jiǎn)單的FOR語(yǔ)句循環(huán)結(jié)構(gòu)，寄存器CX作循環(huán)控制即可。DATA SEGMENTARRAY DB 12H,13H,14H,15H DB 16H,17H,18H,19HCOUNT EQU $ARRAYSUM DW ?SUMCHAR DB 6 DUP(?) DB 39。$39。DATA ENDS。CODE SEGMENT ASSUME CS:CODE,DS:DATA,ES:DATAMAIN PROC FARSTART: PUSH DS MOV AX,0 PUSH AX MOV AX,DATA MOV DS,AX MOV ES,AX。 MOV CX,COUNT MOV AX,0 MOV SI,OFFSET ARRAYAGAIN: ADD AL,[SI] DAA XCHG AH,AL ADC AL,0 DAA XCHG AH,AL INC SI LOOP AGAIN MOV SUM,AX MOV DI,OFFSET SUMCHAR MOV DX,DI MOV CL,4 PUSH AX ROR AH,CL AND AH,0FH OR AH,30H MOV [DI],AH INC DI POP AX PUSH AX AND AH,0FH OR AH,30H MOV [DI],AH INC DI ROR AL,CL AND AL,0FH OR AL,30H STOSB POP AX AND AL,0FH OR AL,30H STOSB MOV AH,9 INT 21H RET。MAIN ENDPCODE ENDS END START56 試簡(jiǎn)述SRAM芯片上CE，OE，WE引腳的用途。解：可以用功能表描述三者作用。CEOEWE方式I/OHXX未選中高阻LLH讀輸出LHL寫(xiě)輸入LHH禁止輸出高祖57 簡(jiǎn)述DRAM芯片上CAS，RAS引腳的用途。解：DRAM的地址線(xiàn)如果是n條，其存儲(chǔ)單元數(shù)2n，一般為22n。實(shí)際需要2n條地址線(xiàn)，所以地址線(xiàn)采用時(shí)分復(fù)用技術(shù)，CAS＝L時(shí)n條地址線(xiàn)代表列地址線(xiàn)，RAS=L時(shí)選通行地址線(xiàn)。使n條地址線(xiàn)完成2n條地址線(xiàn)的功能。58 若一些存儲(chǔ)器芯片的地址總線(xiàn)數(shù)量分別為114。存儲(chǔ)器對(duì)應(yīng)的存儲(chǔ)單元個(gè)數(shù)為多少？解：8條時(shí)存儲(chǔ)單元個(gè)數(shù)為 28＝256 個(gè)單元，10條時(shí)存儲(chǔ)單元個(gè)數(shù)為 210＝1024 個(gè)單元，12條時(shí)存儲(chǔ)單元個(gè)數(shù)為 212＝4096 個(gè)單元，14條時(shí)存儲(chǔ)單元個(gè)數(shù)為 214＝16384 個(gè)單元。512 CPU 的存儲(chǔ)器系統(tǒng)由一片6264（8K8 SRAM）和一片2764（8K8 EPROM）組成。6264的地址范圍是8000H~9FFFH、2764的地址范圍是0000H~1FFFH。畫(huà)出用 74LS138譯碼器的全譯碼法存儲(chǔ)器系統(tǒng)電路（CPU）的地址寬度為16）。解：8K為213需要13根地址線(xiàn)，∴A0~A12接6262764的13根地址線(xiàn)。A13~A15三根地址線(xiàn)接74LS138的A、B、C三個(gè)輸入端。具體電路如圖所示：A0～A12A13AA14CY027646264A15BCSCEWRY4G2A＋5VOEOEG2BG1D0～D7RDWR513 某微處理器系統(tǒng)中有1片EPROM 2716，它與CPU的連接如圖521所示。問(wèn)2716的地址空間的分配是多少？解：如圖可見(jiàn)A11～A15全為0時(shí)2716被選中，∴其地址空間為0000H ~ 07FFH。0 0 0 0 0 A11ABCPUMREQ101A12A0 A10 27161A130A14CS01A152716024
數(shù)學(xué)相關(guān)推薦
鄂ICP備17016276號(hào)-1