【正文】 s描述[31:30]PRI_[M+3]IRQ[M+3]優(yōu)先級(jí)0表示最高優(yōu)先級(jí)amp。 3表示最低優(yōu)先級(jí)[23:22]PRI_[M+2]IRQ[M+2]優(yōu)先級(jí)0表示最高優(yōu)先級(jí)amp。 3表示最低優(yōu)先級(jí)[15:14]PRI_[M+1]IRQ[M+1]優(yōu)先級(jí)0表示最高優(yōu)先級(jí)amp。 3表示最低優(yōu)先級(jí)[7:6]PRI_[M]IRQ[M]優(yōu)先級(jí)0表示最高優(yōu)先級(jí)amp。 3表示最低優(yōu)先級(jí)M：0、11228N：0、7 NMI中斷源選擇控制寄存器(NMI_SEL)Bits描述[31:5][4:0]NMI_SELCortexM0的NMI中斷源可以從interrupt[31:0]中選擇一個(gè)NMI_SEL bit[4:0]，用于選擇NMI 中斷源 MCU中斷請(qǐng)求源寄存器(MCU_IRQ)Bits描述[31:0]MCU_IRQMCU _IRQ源寄存器MCU_IRQ從外圍設(shè)備收集所有中斷，同步對(duì)CortexM0產(chǎn)生中斷。以下兩種模式均可中斷CortexM0，正常模式與測(cè)試模式。MCU_IRQ從每一個(gè)外設(shè)收集中斷，同步他們，然后觸發(fā)CortexM0中斷。MCU_IRQ[n]是0：置MCU_IRQ[n]為1，向Cortex_M0 NVIC[n] 發(fā)生一個(gè)中斷。MCU_IRQ[n] 是1：(意味著有中斷請(qǐng)求)置位MCU_bit[n]將清中斷。 CortexM0中斷的特點(diǎn)CortexM0處理器和NVIC對(duì)所有優(yōu)先級(jí)進(jìn)行劃分和處理，可動(dòng)態(tài)重設(shè)優(yōu)先級(jí)，NVIC結(jié)構(gòu)支持具有四級(jí)優(yōu)先級(jí)的32個(gè)( IRQ[31:0] )離散中斷，所有的異常處理均在Handle模式下進(jìn)行。處理器狀態(tài)的自動(dòng)保存和恢復(fù)。當(dāng)出現(xiàn)異常時(shí)，處理器的狀態(tài)被自動(dòng)保存到棧中；在中斷服務(wù)子程序結(jié)束之后，又會(huì)自動(dòng)從棧中恢復(fù)處理器的狀態(tài)。中斷向量表讀取與處理器狀態(tài)保存并行處理。當(dāng)任何中斷被響應(yīng)時(shí)，中斷服務(wù)程序ISR的起始地址可從內(nèi)存的向量表中取得。不需要確定哪個(gè)中斷被響應(yīng)，也不要軟件分配相關(guān)中斷服務(wù)程序（ISR）的起始地址。當(dāng)起始地址取得時(shí)，NVIC將自動(dòng)保存處理狀態(tài)，包括以下寄存器PC、PSR、LR、R0~RR12的值到棧中。在ISR結(jié)束時(shí), NVIC 將從棧中恢復(fù)相關(guān)寄存器的值，恢復(fù)正常操作，因此微控制器將花費(fèi)更少的確定的時(shí)間去處理中斷請(qǐng)求。在較高優(yōu)先級(jí)中斷到達(dá)之前的中斷尚未進(jìn)入服務(wù)程序的情況下，CortexM0的內(nèi)建機(jī)制可以避免重新入棧，減少中斷延時(shí)和抖動(dòng)。NVIC支持末尾連鎖，有效處理背對(duì)背中斷，不需要在2個(gè)中斷服務(wù)子程序之間進(jìn)行入棧和出棧操作，即無(wú)需保存和恢復(fù)當(dāng)前狀態(tài)從而減少?gòu)漠?dāng)前ISR結(jié)束切換到掛起的ISR的延遲時(shí)間。NVIC還支持晚到，改善同時(shí)發(fā)生的ISR的效率。當(dāng)較高優(yōu)先級(jí)中斷請(qǐng)求發(fā)生在當(dāng)前ISR開始執(zhí)行之前（保存微控制器狀態(tài)和獲取起始地址階段），NVIC將立即選擇處理更高優(yōu)先級(jí)的中斷，從而提高了實(shí)時(shí)性。在中斷發(fā)生時(shí)，中斷優(yōu)先級(jí)和上下文保護(hù)均由硬件進(jìn)行處理，避免了處理中斷時(shí)需要編寫匯編代碼，從而可以完全用C語(yǔ)言來(lái)編寫中斷處理程序。 CMSIS軟件接口標(biāo)準(zhǔn)ARM公司于2008年11月12日發(fā)布了ARM Cortex微控制器軟件接口標(biāo)準(zhǔn) (Cortex Microcontroller Software InterFace Standard，簡(jiǎn)稱CMSIS) 是ARM和一些編譯器廠家以及半導(dǎo)體廠家共同遵循的一套標(biāo)準(zhǔn)，是由ARM提出，專門針對(duì)CortexM系列的標(biāo)準(zhǔn)。CMSIS是獨(dú)立于供應(yīng)商的CortexM微控制器系列硬件抽象層，為芯片廠商和中間件供應(yīng)商提供了連續(xù)的、簡(jiǎn)單的微控制器軟件接口，簡(jiǎn)化了軟件復(fù)用，降低了CortexM0上操作系統(tǒng)的移植難度，并縮短了新入門的微控制器開發(fā)者的學(xué)習(xí)時(shí)間和新產(chǎn)品的上市時(shí)間。根據(jù)近期的調(diào)查研究，軟件開發(fā)已經(jīng)被嵌入式行業(yè)公認(rèn)為最主要的開發(fā)成本。因此，ARM與Atmel、IAR、Keil、haminary Micro、Micrium、NXP、SEGGER 和ST等諸多芯片和軟件廠商合作，將所有 Cortex芯片廠商產(chǎn)品的軟件接口標(biāo)準(zhǔn)化，制定了CMSIS 標(biāo)準(zhǔn)。此舉意在降低軟件開發(fā)成本，尤其針對(duì)新設(shè)備項(xiàng)目開發(fā)，或者將已有軟件移植到其他芯片廠商提供的基于Cortex微控制器的微控制器的情況。有了該標(biāo)準(zhǔn)，芯片廠商就能夠?qū)⑺麄兊馁Y源專注于產(chǎn)品外設(shè)特性的差異化，并且消除對(duì)微控制器進(jìn)行編程時(shí)需要維持的不同的、互相不兼容的標(biāo)準(zhǔn)的需求，從而達(dá)到降低開發(fā)成本的目的。硬件成本硬件成本軟件成本不斷上漲軟件成本軟件成本硬件成本硬件成本軟件成本硬件成本軟件成本軟件成本2000年1990年2010年1980年1970年 近年來(lái)軟件開發(fā)與硬件開發(fā)成本對(duì)比圖 CMSIS標(biāo)準(zhǔn)的軟件架構(gòu)基于CMSIS標(biāo)準(zhǔn)的軟件架構(gòu)主要分為以下4層：用戶應(yīng)用層、操作系統(tǒng)及間件接口層、CMSIS層、硬件寄存器層。其中CMSIS層起著承上啟下的作用：一方面該層對(duì)硬件寄存器層進(jìn)行統(tǒng)一實(shí)現(xiàn)，屏蔽了不同廠商對(duì)CortexM系列微控制器核內(nèi)外設(shè)寄存器的不同定義；另一方面又向上層的操作系統(tǒng)及中間件接口層和應(yīng)用層提供接口，簡(jiǎn)化了應(yīng)用程序開發(fā)難度，使開發(fā)人員能夠在完全透明的情況下進(jìn)行應(yīng)用程序開發(fā)。也正是如此，CMSIS層的實(shí)現(xiàn)相對(duì)復(fù)雜[12]。用戶應(yīng)用層代碼CMSIS中間件設(shè)備外設(shè)訪問(wèn)層中間訪問(wèn)層中間件操作系統(tǒng)實(shí)時(shí)操作系統(tǒng)內(nèi)核核內(nèi)外訪問(wèn)層外設(shè)寄存器以及中斷向量的定義其他外設(shè)Cortex內(nèi)核處理器MCU系統(tǒng)定時(shí)器RTOS內(nèi)核定時(shí)器NVIC嵌套中斷向量控制器調(diào)試追蹤接口其他外設(shè) CMSIS 標(biāo)準(zhǔn)的軟件架構(gòu)CMSIS層主要分為3部分：① 核內(nèi)外設(shè)訪問(wèn)層（Core Peripheral Access Layer，簡(jiǎn)稱CPAL)：由ARM負(fù)責(zé)實(shí)現(xiàn)。包括對(duì)寄存器地址的定義，對(duì)核寄存器、NVIC、調(diào)試子系統(tǒng)的訪問(wèn)接口定義以及對(duì)特殊用途寄存器的訪問(wèn)接口(如CONTROL和xPSR)定義。由于對(duì)特殊寄存器的訪問(wèn)以內(nèi)聯(lián)方式定義，所以arm針對(duì)不同的編譯器統(tǒng)一用_INLINE來(lái)屏蔽差異。該層定義的接口函數(shù)均是可重入的。② 中間件訪問(wèn)層（Middleware Access Layer，簡(jiǎn)稱MWAL)：由ARM負(fù)責(zé)實(shí)現(xiàn)，但芯片廠商需要針對(duì)所生產(chǎn)的設(shè)備特性對(duì)該層進(jìn)行更新。該層主要負(fù)責(zé)定義一些中間件訪問(wèn)的API函數(shù)，例如為TCP/IP協(xié)議棧、 SD/MMC、USB 協(xié)議以及實(shí)時(shí)操作系統(tǒng)的訪問(wèn)與調(diào)試提供標(biāo)準(zhǔn)軟件接口。③ 設(shè)備外設(shè)訪問(wèn)層（Device Peripheral Access Layer，簡(jiǎn)稱DPAL)：由芯片廠商負(fù)責(zé)實(shí)現(xiàn)。該層的實(shí)現(xiàn)與CPAL類似，負(fù)責(zé)對(duì)硬件寄存器地址以及外設(shè)訪問(wèn)接口進(jìn)行定義。該層可調(diào)用CPAL層提供的接口函數(shù)，同時(shí)根據(jù)設(shè)備特性對(duì)異常向量表進(jìn)行擴(kuò)展，以處理相應(yīng)外設(shè)的中斷請(qǐng)求[6]。 CMSIS規(guī)范① 文件結(jié)構(gòu)。CMSIS (以NuMiro M051為例)。其中stdint．h包括對(duì)8位、16位、32位等類型指示符的定義，主要用來(lái)屏蔽不同編譯器之前的差異。core_cm0．h和core_cm0．c中包括CortexM0核的全局變量聲明和定義，并定義一些靜態(tài)功能函數(shù)。，并可定制M0核中的特殊設(shè)備， 如MCU、中斷優(yōu)先級(jí)位數(shù)以及寄存器定義。 雖然CMSIS提供的文件很多，但在應(yīng)用程序中只需包含．h[11]。 M051 CMMIS文件結(jié)構(gòu)② 工具鏈。CMSIS 支持目前嵌入式開發(fā)的三大主流工具鏈，即ARM ReakView(armcc)、IAR EWARM (iccarm)以及GNU工具鏈(gcc)。，來(lái)屏蔽一些編譯器內(nèi)置關(guān)鍵字的差異。 編譯器內(nèi)置關(guān)鍵字的差異if defined ( CC_ARM )define ASM asmdefine INLINE inlineelif defined ( ICCARM )define ASM asmdefine INLINE inlineelif defined ( GNUC )define ASM asmdefine INLINE inlineelif defined ( TASKING )define ASM asmdefine INLINE inlineendif這樣，CPAL 中的功能函數(shù)就可以被定義成靜態(tài)內(nèi)聯(lián)類型(static_INLINE)，實(shí)現(xiàn)編譯優(yōu)化。③中斷異常。CMSIS 對(duì)異常和中斷標(biāo)識(shí)符、中斷處理函數(shù)名以及中斷向量異常號(hào)都有嚴(yán)格的要求。異常和中斷標(biāo)識(shí)符需加后綴_IRQn，系統(tǒng)異常向量號(hào)必須為負(fù)值，而設(shè)備的中斷向量號(hào)是從0開始遞增，(以M051 微控制器系列為例)： 中斷異常號(hào)定義typedef enum IRQn{NonMaskableInt_IRQn=14HardFault_IRQn=13SVCall_IRQn=5PendSV_IRQn=2SysTick_IRQn=1BOD_IRQn=0WDT_IRQn=1EINT0_IRQn=2EINT1_IRQn=3GPIO_P0P1_IRQn=4GPIO_P2P3P4_IRQn=5PWMA_IRQn=6PWMB_IRQn=7TMR0_IRQn=8TMR1_IRQn=9TMR2_IRQn=10TMR3_IRQn=11UART0_IRQn=12UART1_IRQn=13SPI0_IRQn=14SPI1_IRQn=15I2C0_IRQn=18I2C1_IRQn=19CAN0_IRQn=20CAN1_IRQn=21SD_IRQn=22USBD_IRQn=23PS2_IRQn=24ACMP_IRQn=25PDMA_IRQn=26I2S_IRQn=27PWRWU_IRQn=28ADC_IRQn=29DAC_IRQn=30RTC_IRQn=31}IRQn_Type。CMSIS對(duì)系統(tǒng)異常處理函數(shù)以及普通的中斷處理函數(shù)名的定義也有所不同。系統(tǒng)異常處理函數(shù)名需加后綴_Handler，而普通中斷處理函數(shù)名則加后綴_IRQHandler。這些異常中斷處理函數(shù)被定義為weak屬性，以便在其他的文件中重新實(shí)現(xiàn)時(shí)不出現(xiàn)重復(fù)定義的錯(cuò)誤。這些處理函數(shù)的地址用來(lái)填充中斷異常向量表，并在啟動(dòng)代碼中給以聲明，例如：BOD_IRQHandlerr、WDT_IRQHandler、TMR0_IRQHandler、UART0_IRQHandler等。④ 數(shù)據(jù)類型。CMSIS對(duì)數(shù)據(jù)類型的定義是在stdint．h中完成的，對(duì)核寄存器結(jié)構(gòu)體的定義是在core_cm0．h中完成的，寄存器的訪問(wèn)權(quán)限是通過(guò)相應(yīng)的標(biāo)識(shí)來(lái)指示的。CMSIS定義以下3種標(biāo)識(shí)符來(lái)指定訪問(wèn)權(quán)限：_I(volatile const)、_O(volatile)和_IO(volatile)。其中_I用來(lái)指定只讀權(quán)限，_O指定只寫權(quán)限，_IO指定讀寫權(quán)限。⑤ 安全機(jī)制。在嵌入式軟件開發(fā)過(guò)程中，代碼的安全性和健壯性一直是開發(fā)人員所關(guān)注的，因此CMSIS在這方面也作出了努力，所有的CMSIS代碼都基于MISRAC2004 (Motor Industry Software Reliability Association forthe C programming language)標(biāo)準(zhǔn)。MIRSAC 2004 制定了一系列安全機(jī)制用來(lái)保證驅(qū)動(dòng)層軟件的安全性，是嵌入式行業(yè)都應(yīng)遵循的標(biāo)準(zhǔn)。對(duì)于不符合MISRA標(biāo)準(zhǔn)的，編譯器會(huì)提示錯(cuò)誤或警告，這主要取決于開發(fā)者所使用的工具鏈[6]。河南城建學(xué)院本科畢業(yè)設(shè)計(jì)（論文） 參考文獻(xiàn)5 實(shí)驗(yàn) 控制要求當(dāng)按下KEY0時(shí)：如果按下去KEY0與松開KEY0的時(shí)間差大于200ms的時(shí)間間隔，那么LED3由5次/秒的慢閃變成20次/秒的快閃，并且可重復(fù)；如果按下去KEY0與松開KEY0的時(shí)間差小于20ms，那么將跳出這個(gè)死循環(huán)，LED3將常亮。 實(shí)驗(yàn)準(zhǔn)備 Keil uVision4簡(jiǎn)介2009年2月發(fā)布的Keil uVision4，引入靈活的窗口管理系統(tǒng)，是開發(fā)人員能夠使用多帶監(jiān)視器，并提供了視覺上的表面對(duì)窗口位置的完全控制的任何地方。新的用戶界面可以更好地利用屏幕空間和更有效的組織多個(gè)窗口，提供一個(gè)整潔，高效的環(huán)境來(lái)開發(fā)應(yīng)用程序。新版本支持更多最新的ARM芯片，還添加了一些其它的新功能。2011年3月ARM公司發(fā)布最新集成開發(fā)環(huán)境RealView MDK開發(fā)工具中繼承了最新版本的Keil uVision4。其編譯器、調(diào)試工具實(shí)現(xiàn)與ARM器件的最完美匹配。目前使用Keil uVision4的產(chǎn)品有Keil MDKARM，Keil C51，Keil C166和Keil C ALTERA DE2115簡(jiǎn)介DE2系列平臺(tái)一直位于國(guó)內(nèi)外FPGA教育開發(fā)平臺(tái)的領(lǐng)先地位。以其擁有使用各