【正文】 FAT16的分區(qū)的簇大小為32KB，而FAT32分區(qū)的簇只有4KB的大小。這樣FAT32就比FAT16的存儲效率要高很多，通常情況下可以提高15%。 SPI 同步串行通信協(xié)議SPI(Serial Peripheral Interface) 串行外設(shè)接口總線系統(tǒng)是一種同步串行外設(shè)接口，是由Motorola公司推出的一種同步串行接口，其硬件功能強(qiáng)大，是一種高速的，全雙工，同步的通信總線?？偩€系統(tǒng)是一種同步串行外設(shè)接口，使 MCU 與各種外圍設(shè)備進(jìn)行串行通信。其外圍設(shè)備有 FLASHRAM、網(wǎng)絡(luò)控制器、LCD顯示驅(qū)動器、A/D轉(zhuǎn)換器和 MCU。 SPI 總線系統(tǒng)可以直接與多種標(biāo)準(zhǔn)外圍器件直接相連，SPI 接口占用串行時鐘線（SCN）、主機(jī)輸入/從機(jī)輸出數(shù)據(jù)線 MISO、主機(jī)輸出/從機(jī)輸入數(shù)據(jù)線 MOSI 和低電平有效的從機(jī)選擇線 SS 4條線,但是有的 SPI 接口芯片中也帶有中斷信號線 INT,或者有的 SPI 接口芯片根本就沒有主機(jī)輸出/從機(jī)輸入數(shù)據(jù)線 MOSI。SPI 系統(tǒng)總線共需 3～4位數(shù)據(jù)線和控制線，即可實現(xiàn)與具有 SPI 總線接口功能的各種 I/O 器件進(jìn)行接口，而擴(kuò)展并行總線則需要 8 根數(shù)據(jù)線、8～16位地址線、2～3位控制線，因此，采用 SPI 總線接口可以簡化電路設(shè)計，減少線路復(fù)雜性，提高系統(tǒng)的可靠性。 ● 串行通信的傳輸方式⑴ 單工方式在單工方式中，只允許數(shù)據(jù)向一個方向傳送，通信的一端為發(fā)送器，另一端為接收器。⑵ 半工方式在半工方式中，每個通信設(shè)備都由一個發(fā)送器和一個接收器組成，允許數(shù)據(jù)向兩個方向中的任一方向傳送，但每次只能發(fā)送一方，是指同一時刻，只能進(jìn)行一個方向的傳送，不能雙向同時傳送。⑶ 全雙工方式在全雙工方式中，數(shù)據(jù)進(jìn)行雙向傳送，允許同時雙向接收數(shù)據(jù)?！?同步串行通信 同步串行通信是指一種串行連續(xù)傳送數(shù)據(jù)的通信方式，每次通信只傳送一幀信息。幀含有若干個數(shù)據(jù)字符，字符間沒有空隙，沒有數(shù)據(jù)起始位和停止位，只要在數(shù)據(jù)塊開始端用同步字符 SYNC 來表示（長約定1～2個）即可。同步字符的插入可以是單同步字符方式或雙同步字符方式。同步字符也可以采用 ASCII 碼中的規(guī)定的 SYN 代碼，即16H。通信時先發(fā)送同步字符，接收方檢測到同步字符后，及準(zhǔn)備接收數(shù)據(jù)。在同步傳輸時，要求發(fā)送端和接受端的時鐘必須保持嚴(yán)格的同步。為了保證接收無誤，發(fā)送方除了傳輸數(shù)據(jù)外，還要把時鐘信號同時傳送?！?同步串行通信的主要參數(shù) 同步串行通信的主要參數(shù)包括雙方的數(shù)據(jù)傳送波特率、傳送幀格式、差錯控制、應(yīng)答控制、時鐘的同步等。 ⑴ 波特率：波特率傳送的速率，即每秒鐘傳送二進(jìn)制代碼的位數(shù)，單位是位/秒（b/s），常用bps表示。波特率是串行通信的重要指標(biāo)，表示數(shù)據(jù)傳送的速度。波特率越高，數(shù)據(jù)傳輸速率越快。 ⑵ 差錯控制：數(shù)據(jù)在傳輸工程中出現(xiàn)差錯，差錯控制室一種保證、數(shù)據(jù)完整、準(zhǔn)確的接收方法。一般進(jìn)行如下差錯控制：肯定應(yīng)答、否定應(yīng)答重發(fā)、超時重發(fā)?！?SPI 的通信SPI 通信是以主從方式進(jìn)行工作的，工作模式通常有一個主設(shè)備和一個或多個從設(shè)備，需要至少 4 根線，實際上 3 根也可以實現(xiàn)單向傳輸。是所有基于 SPI 的設(shè)備共有的，它們是 SDI（數(shù)據(jù)輸入）、SDO（數(shù)據(jù)輸出）、SCLN（時鐘）、CS（片選）?！?SDI:數(shù)據(jù)從主設(shè)備輸入，從設(shè)備輸出；◆ SDO:數(shù)據(jù)從從設(shè)備輸入，主設(shè)備輸出；◆ SCLN：書設(shè)備產(chǎn)生的時鐘信號；◆ CS：主設(shè)備控制進(jìn)行控制，從設(shè)備使能信號。SDI、SDO、SCLN共同負(fù)責(zé)數(shù)據(jù)通信，SPI 是串行通信協(xié)議，數(shù)據(jù)是按位進(jìn)行傳輸?shù)?。SCN 提供時鐘脈沖，SDI、SDO 接收到時鐘脈沖信號，開始進(jìn)行數(shù)據(jù)傳送。數(shù)據(jù)通過 SDO 輸出，數(shù)據(jù)在時鐘的上升沿或下降沿發(fā)生改變，在相接的下一個時鐘的下降沿或上升沿讀取數(shù)據(jù)。當(dāng)一位數(shù)據(jù)傳輸完成后，輸入的原理同上。改變 8 次時鐘信號，完成 8 位數(shù)據(jù)的傳輸。SCN 信號線只由主設(shè)備控制，從設(shè)備不能控制信號線。同樣，在一個基于 SPI 的設(shè)備中，至少有一個主控設(shè)備。主設(shè)備通過對 SCN 時鐘線的控制進(jìn)行對通信傳輸?shù)目刂?。CS 片選線是用來做片選信號用的，只有片選信號為遇險規(guī)定的使能信號時（高電位或低電位），此芯片的操作才會起作用。這樣可以連接多個 SPI 設(shè)備在一根線上面。 但是，SPI 的接口沒有指定的流控制，是否接收到數(shù)據(jù)沒有應(yīng)答機(jī)制進(jìn)行確認(rèn)。SPI通信由主端和從端構(gòu)成。主端和從端都可以同時接收或發(fā)送數(shù)據(jù)。然而主端也負(fù)責(zé)提供時鐘同步為數(shù)據(jù)傳送端。因此，主端可以對數(shù)據(jù)的速度進(jìn)行控制，同時也對數(shù)據(jù)傳送進(jìn)行了控制。● ATmega 128 的同步串行通信接口 SPI 有如下特點(diǎn)：? 全雙工，3線同步數(shù)據(jù)傳輸? 主機(jī)或從機(jī)操作? LSB 首先發(fā)送或 MSB 首先發(fā)送? 7 種可編程的比特率? 傳輸結(jié)束中斷? 寫碰撞標(biāo)志檢測? 可以從閑置模式喚醒? 作為主機(jī)時具有雙速模式(CK/2)● SPI 的工作模式通過 SPI 的時鐘線 SCN 的相位和極性，SPI 用四種工作模式。這四種工作模式是由 SPCR 的控制位 CPHA 與 CPOL 組合方式所決定的。SPI 數(shù)據(jù)傳送格式如下：如圖：CPHA=0 時 SPI 的傳輸格式 CPHA=1 時 SPI 的傳輸格式 CPOL 與 CPHA 的功能表：如圖： 串行 TWI 接口 ● I2C 總線協(xié)議 I2C 總線是 Inter—IC 串行總線的縮寫，該總線上的集成電路模塊或單片機(jī)通過一條串行數(shù)據(jù)線（SDA）和一條串行時鐘線（SCL）進(jìn)行信息傳送?；镜?I2C 總線數(shù)據(jù)傳輸速率最高僅為 100kp/s，采用10位尋址方式，為了獲得更高的數(shù)據(jù)傳輸速率和更大的尋址空間，I2C 增強(qiáng)為快速模式，采用10位尋址。隨著技術(shù)的發(fā)展，I2C 還增加了高速模式，它能夠使 I2C 總線支持未來的高速串行傳輸應(yīng)用。I2C 總線具有可靠性好、結(jié)構(gòu)簡單、傳輸速率快等特點(diǎn)，廣泛應(yīng)用于單片機(jī)系統(tǒng)中。 ● I2C 總線的基本結(jié)構(gòu) 根據(jù) I2C 總線的通信規(guī)則，被控電路并聯(lián)在總線上，且每個總線上的電路模塊都有唯一的地址，總線可通過該地址識別連接在總線上的器件，而器件之間的數(shù)據(jù)傳送是通過連接在總線上的信號線 SDA（串行數(shù)據(jù)線）和 SCL（串行時鐘線）完成的。在信息傳送過程中，I2C 總線上并接的每一模塊電路既是主控器（或被控器），又是發(fā)送器（或接收器），這取決于它所要完成的功能。I2C 總線結(jié)構(gòu)圖如下： I2C 總顯得雙向 I/O 線 SDA 和 SCL 通過上拉電阻接到電源正極，當(dāng)總線處于空閑狀態(tài)時，SDA 和 SCL 線均為高電平。SDA 輸出電路用來向總線上發(fā)送數(shù)據(jù)，而 SDA 輸入電路用于接收總線上的數(shù)據(jù)。主機(jī)的 SCL 輸出電路用來發(fā)送時鐘信號，同時本身的接收電路通過檢測 SAL 電平來確定下一步的動作。從機(jī)的 SCL 輸入電路用來接收總線時鐘信號，同時可以從 SDA 上接收數(shù)據(jù)或向 SDA 上發(fā)送數(shù)據(jù)，通過拉低 SCL（輸出）可以延長總線周期。I2C 總線可以實現(xiàn)多個處理機(jī)之間的通信，即支持多機(jī)通信。在系統(tǒng)運(yùn)行的任意時刻總線由一臺主機(jī)控制，其他設(shè)備作為從機(jī)使用。主機(jī)與從機(jī)之間的數(shù)據(jù)傳送是雙向的。另外，發(fā)送器是用來發(fā)送數(shù)據(jù)的，而接收器是用來接收數(shù)據(jù)的，它們可以為主機(jī)，也可以為從機(jī)?！?I2C 總線的時序 I2C 總線在進(jìn)行數(shù)據(jù)傳輸工程中，當(dāng) SCL 處于高電平狀態(tài)時，SDA 上的信息必須保持不變；當(dāng) SCL 處于低電平狀態(tài)時，SDA 上的信息允許變化。SDA 上的每一位數(shù)據(jù)都和 SCL 上的時鐘脈沖相對應(yīng)，當(dāng) SCL 沒有時鐘信號時，SDA 上的數(shù)據(jù)將停止傳送。I2C 總線在傳送數(shù)據(jù)過程中有開始信號、結(jié)束信號和應(yīng)答信號三種不同的信號類型。 ⑴ 起始信號：SCL 為高電平時，SDA 由高電平向低電平跳變，開始傳送數(shù)據(jù)。 ⑵ 結(jié)束信號：SCL 為高電平時，SDA 由低電平向高電平跳變，結(jié)束傳送數(shù)據(jù)。 ⑶ 應(yīng)答信號：當(dāng) IC 接收到數(shù)據(jù)后能發(fā)輸一個低電平脈沖，表示已收到數(shù)據(jù)。CPU 向受控單元發(fā)出一個信號后，受控單元會發(fā)出應(yīng)答信號，CPU 接收到該信號后，會判斷出是否需要繼續(xù)傳輸數(shù)據(jù)。若未收到應(yīng)答信號，就判斷為受控單元出現(xiàn)故障。應(yīng)答信號在數(shù)據(jù)傳輸過程中起著非常重要的作用，它能決定總線以及連接在總線上設(shè)備下一步的狀態(tài)和動作。當(dāng)應(yīng)答信號發(fā)生錯誤時，總線的通信將會失敗。I2C 總線的起始信號和終止信號時序圖如下：● I2C 總線的數(shù)據(jù)傳送 一次完整的數(shù)據(jù)傳送過程包括開始、數(shù)據(jù)發(fā)送、應(yīng)答以及停止等典型信號。在 I2C 總線的數(shù)據(jù)傳輸工程中，傳輸?shù)臄?shù)據(jù)是以 8 位的字節(jié)為單位的，其傳輸過程如下圖：當(dāng)發(fā)送方每發(fā)送完一個字節(jié)后，都等待接收方返回一個應(yīng)答響應(yīng)信號 ACK。所有 I2C 總線上傳送的地址中 10 位為地址位，1位為讀寫控制位。當(dāng)讀寫控制為高電平時，執(zhí)行讀操作；讀寫控制位為低電平時，執(zhí)行寫操作。在 I2C 總線進(jìn)行數(shù)據(jù)傳遞過程中，時鐘信號處于高電平時，數(shù)據(jù)線上的數(shù)據(jù)保持穩(wěn)定，時鐘信號處于低電平時，數(shù)據(jù)線上的狀態(tài)才允許改變。在時鐘線保持高電平期間，規(guī)定當(dāng)數(shù)據(jù)從高電平向低電平變化時為起始條件，當(dāng)數(shù)據(jù)從低電平向高電平變化時為停止條件。而起始條件和停止條件是使總線進(jìn)入“忙”、“閑”狀態(tài)的唯一途徑。如果傳送的字節(jié)數(shù)據(jù)被總線上的另一個接收器接收，且該接收器已經(jīng)被尋址，這時會在總線上產(chǎn)生一個確認(rèn)信號，并在這一位時鐘信號的高電平期間，使數(shù)據(jù)保持穩(wěn)定的低電平狀態(tài)，從而完成應(yīng)答信號的輸出。確認(rèn)信號通常是指起始信號和停止信號，如果這個信號是一個起始字節(jié)，或是總線地址，則總線上不允許有應(yīng)答信號產(chǎn)生。如果接收器對被控尋址做出了確認(rèn)應(yīng)答，但在數(shù)據(jù)傳輸?shù)囊欢螘r間以后，又無法接收更多的數(shù)據(jù)，則主控器也將停止數(shù)據(jù)的接續(xù)傳送。I2C 總線的數(shù)據(jù)傳輸方式如下： ⑴ 主機(jī)控制驅(qū)動 SCL 發(fā)送9個時鐘脈沖，其中 8 個為傳輸數(shù)據(jù)所用，1個為響應(yīng)時鐘脈沖。 ⑵ 在傳輸數(shù)據(jù)所占用的時鐘脈沖內(nèi)，發(fā)送方作為發(fā)送器控制 SDA 向接收器輸出 8 位數(shù)據(jù)。 ⑶ 在數(shù)據(jù)傳輸所占用的時鐘脈沖內(nèi)，當(dāng)處于輸入狀態(tài)時，接收方作為接收器檢測接收 SDA 上的 8 位數(shù)據(jù)。⑷ 在響應(yīng)時鐘脈沖內(nèi)，發(fā)送方釋放 SDA 后由發(fā)送器轉(zhuǎn)換為接收器。⑸ 在響應(yīng)時鐘脈沖內(nèi)，接收方由 接收器轉(zhuǎn)換成發(fā)送器之后能控制 SDA 輸出應(yīng)答響應(yīng)信號 ACK。⑹ 在響應(yīng)時鐘脈沖內(nèi)，當(dāng)處于輸入狀態(tài)，發(fā)送方作為接收器檢測接收 SDA 上的應(yīng)答響應(yīng)信號 ACK.⑺ 根據(jù)應(yīng)答響應(yīng)信號狀態(tài)的不同，發(fā)送方和接收方最后確定其角色轉(zhuǎn)換和后續(xù)動作。應(yīng)答信號有兩個狀態(tài)：ACK 表示低電平，有應(yīng)答：nACK 表示高電平，無應(yīng)答?！?I2C 總線的競爭仲裁 I2C 總線上可以連接多個主機(jī)，當(dāng)兩個或多個主機(jī)想同時占用總線時，就會產(chǎn)生總線競爭，仲裁可以很好的解決總線競爭問題。仲裁是在 SCL 為高電平，根據(jù) SDA 狀態(tài)進(jìn)行的。在總線仲裁期間，只能允許一個主機(jī)完成傳送任務(wù)，如果有其他主機(jī)已經(jīng)在 SDA 上傳送低電平，則發(fā)送高電平的主機(jī)就會發(fā)現(xiàn)此時 SDA 上的電平與它發(fā)送的信號不同，這樣，該主機(jī)就會失去選擇權(quán)停止傳送。不同的主機(jī)可能使用不同的 SCL 頻率，為保證傳送的一致性，必須設(shè)計一種同步諸暨市中的方案，這會簡化仲裁過程，如下圖： I2C 總線協(xié)議的仲裁過程：當(dāng)主機(jī)在發(fā)送某個字節(jié)時，若被裁決失去主控權(quán)，它的時鐘信號繼續(xù)輸出，并直到整個字節(jié)發(fā)送結(jié)束為止。若主機(jī)在尋址階段被裁決失去主控權(quán)，它就立刻進(jìn)入被控接收狀態(tài)，并判斷取得主控權(quán)的主機(jī)是否在對它進(jìn)行尋址。 輸出數(shù)據(jù)之后所有的主機(jī)都持續(xù)監(jiān)聽 SDA 來實現(xiàn)仲裁。如果從 SDA 讀回的數(shù)值與主機(jī)輸出地數(shù)值不匹配，該主機(jī)即失去仲裁。要注意只有當(dāng)一個主機(jī)輸出高電平的 SDA，而其他主機(jī)輸出為低，該主機(jī)才會失去仲裁，并立即轉(zhuǎn)為從機(jī)模式，檢測是否被勝出的主機(jī)尋址。失去仲裁的主機(jī)必須將 SDA 置高，但在當(dāng)前的數(shù)據(jù)或地址包括結(jié)束之前還可以產(chǎn)生時鐘信號。仲裁將會持續(xù)到系統(tǒng)只有一個主機(jī)。這可能會占用許多比特。如果幾個主機(jī)對相同的從機(jī)尋址，仲裁將會持續(xù)到數(shù)據(jù)包。 USART 異步串行通信 ● 異步串行通信基礎(chǔ) 很多外部設(shè)備和嵌入式系統(tǒng)都是按照串行方式來通信的，即數(shù)據(jù)是逐位進(jìn)行傳輸?shù)?，在傳輸過程中，每位數(shù)據(jù)都占用一個固定的時間長度。串行通信可以分為同步和異步兩種類型。異步通信是一種利用字符的在同步技術(shù)的通信方式。采用異步通信時，兩個字符之間的傳輸間隔是任意的，所以，每個字符的前后都要用一些分隔位。傳輸開始前，線路處于空閑狀態(tài)，送出連續(xù)的“1”。傳輸開始時，首先發(fā)一個“0”作為起始位，然后出現(xiàn)在通信線上的是字符的二進(jìn)制編碼數(shù)據(jù)，每個字符的數(shù)據(jù)位長可以約定 5 位、6 位、7位或8位，一般采用 ASCII 編碼。后面是奇偶校驗位，根據(jù)約定，用奇偶校驗位將所傳字符為“1”的位數(shù)湊成奇數(shù)個或是偶數(shù)個。也可以約定不要奇偶校驗位。最后時表示停止位的“1”信號，這個停止位可以約定持續(xù) 1 位、 2位的時間寬度。至此，一個字符傳送完畢，線路又進(jìn)入空閑，持續(xù)為“1”，直至下一個字符開始傳送師才又開始發(fā)出起始位。 異步通信中，有兩個比較重要的指標(biāo)：字符幀格式和波特率。數(shù)據(jù)通常以字符或者字節(jié)為單位組成字符幀傳送。字符幀由發(fā)送端逐幀發(fā)送，通過傳輸線被接收設(shè)備逐幀接收。發(fā)送端和接收端可以由各自的時鐘來控制數(shù)據(jù)的發(fā)送和接收，這兩個時鐘源彼此獨(dú)立，互不同步。每秒能傳輸?shù)奈粩?shù)叫做傳輸速率，傳輸速率也常稱為波特率。在計算機(jī)中，每秒傳輸多少位和波特率在數(shù)值上是完全一樣的。在串行通信中，常用的波特率為 110 bps、150