【正文】 IEEE。USE 。USE 。USE 。ENTITY fenpin IS PORT( clk: IN STD_LOGIC。 clk_1Hz: OUT STD_LOGIC。 clk_2Hz: OUT STD_LOGIC。 clk_1kHz: OUT STD_LOGIC。 clk_2kHz: OUT STD_LOGIC。 clk_1MHz: OUT STD_LOGIC )。END fenpin。ARCHITECTURE behav OF fenpin IS SIGNAL clk_1: STD_LOGIC。 SIGNAL clk_2: STD_LOGIC。 SIGNAL clk_1k: STD_LOGIC。 SIGNAL clk_2k: STD_LOGIC。 SIGNAL clk_1M: STD_LOGIC。 BEGIN PROCESS(clk) VARIABLE count1: INTEGER RANGE 0 TO 24。 BEGIN IF (clk39。event AND clk=39。139。) THEN IF count1=23 THEN count1:=0。 clk_1M= NOT clk_1M。 ELSE count1:=count1+1。 END IF。 END IF。 clk_1MHz=clk_1M。 END PROCESS。 1MHz PROCESS(clk_1M) VARIABLE count2: INTEGER RANGE 0 TO BEGIN IF (clk_1M39。event AND clk_1M=39。139。) THEN IF count2=249 THEN count2:=0。 clk_2k= NOT clk_2k。 ELSE count2:=count2+1。 END IF。 END IF。 clk_2kHz=clk_2k。 END PROCESS。 2KHz PROCESS(clk_1M) VARIABLE count3: INTEGER RANGE 0 TO 500。 BEGIN IF (clk_1M39。event AND clk_1M=39。139。) THEN IF count3=499 THEN count3:=0。 clk_1k= NOT clk_1k。 ELSE count3:=count3+1。 END IF。 END IF。 clk_1kHz=clk_1k。 END PROCESS。 1KHz PROCESS(clk_1k) VARIABLE count4: INTEGER RANGE 0 TO BEGIN IF (clk_1k39。event AND clk_1k=39。139。) THEN IF count4=249 THEN count4:=0。 clk_2= NOT clk_2。 ELSE count4:=count4+1。 END IF。 END IF。 clk_2Hz=clk_2。 END PROCESS。 2Hz PROCESS(clk_1k) VARIABLE count5: INTEGER RANGE 0 TO 500。 BEGIN IF (clk_1k39。event AND clk_1k=39。139。) THEN IF count5=499 THEN count5:=0。 clk_1= NOT clk_1。 ELSE count5:=count5+1。 END IF。 END IF。 clk_1Hz=clk_1。 END PROCESS。 1Hz END behav。封裝圖如下：8. 去抖動模塊：因為機械開關(guān)的抖動現(xiàn)象對系統(tǒng)產(chǎn)生誤差，甚至使不能正常工作，所以要適當(dāng)?shù)卦陂_關(guān)和電路之間加入一個去抖動模塊以防止機械開關(guān)所引起的不良影響。采用鎖存器就可以很方便地設(shè)計去抖動電路，如圖下所示。因為設(shè)計中一共有4開關(guān)所以采用兩片7474，每片包括兩個D鎖存器，7474輸出端的QN是開關(guān)信號穩(wěn)定狀態(tài)。封裝圖如下所示：將上面所有各功能模塊進行級聯(lián)，生成頂層電路，實現(xiàn)了總體設(shè)計要求。在開發(fā)工具Quartus II ：四． 硬件下載與測試:1. 硬件下載：利用Quartus II ，然后將這些模塊按所需要的功能連接，經(jīng)編譯，進行芯片配置管腳。配置管腳如圖所示：再經(jīng)編譯無誤就可以進行硬件下載。2. 驗證： 當(dāng)開關(guān)KK2撥上（即等于1）就可以對分或時進行快速校準。當(dāng)K3撥下（即K3=0）可以對數(shù)字鐘進行復(fù)位。當(dāng)K4拔上（即K4=1）數(shù)字鐘保持當(dāng)前的顯示，停止計時。3. 功能擴展：從生活中可知道一般的電子鐘都具有定時鬧鈴功能所以可考慮在已有的設(shè)計基礎(chǔ)上添加一個定時鬧鈴模塊。其原理是：按下設(shè)置鬧鐘方式鍵，使電路工作于預(yù)置狀態(tài)，此時顯示器與時鐘脫開，而與預(yù)置計數(shù)器項鏈，利用前面手動校時、校分按鍵進行設(shè)置鬧鐘時間。預(yù)置好后回到正常計時模式。當(dāng)計時計到預(yù)置的時間則蜂鳴器發(fā)出鬧鐘信號，時間延遲為1min。五. 結(jié)論:通過這次課程設(shè)計中，我學(xué)會了很多東西，鍛煉了我的動手能力，培養(yǎng)了我的獨立思考能力。第一天上課聽老師講解設(shè)計的要求我是似懂非懂，但回去之后跟同學(xué)討論，然后去圖書館找相關(guān)此設(shè)計的資料，只要一個下午我已經(jīng)把握要完成課程的要求則要做什么工作。因為上個學(xué)期在電子電工綜合課程已經(jīng)學(xué)會如何使用各個獨立集成芯片來完成設(shè)計，所以在這次課程設(shè)計中在老師的指導(dǎo)下我試要用另一種設(shè)計手段來完成設(shè)計即通過VHDL硬件描述語言編寫程序來設(shè)計課程的內(nèi)容。剛開始時，雖然之前在數(shù)字邏輯電路與系統(tǒng)設(shè)計課程里已經(jīng)接觸過VHDL硬件描述語言但是不是很熟悉，所以要費比較多的時間去掌握VHDL語言。我開始看資料，結(jié)合在課堂上老師講解的知識，我很快就掌握了VHDL設(shè)計的方法，然后對本設(shè)計的內(nèi)容進行劃分各個模塊，使用VHDL語言編寫完成各個模塊。通過Quartus II ，仿真，雖然在設(shè)計過程中出現(xiàn)了很多錯誤但是在老師的耐心指導(dǎo)下，同學(xué)的熱情幫助我終于把一個一個模塊完成，然后將它們級聯(lián)成一個完整的數(shù)字電子鐘。這次課程設(shè)計中雖然老師給的所有的要求我還沒都完成，但是對我來說也算比較成功。我不僅學(xué)會了課本的知識，鍛煉了動手能力更讓我懂得了如何耐心、細心地檢查錯誤，這對我今后的學(xué)習(xí)和工作有很大的幫助。最后十分感謝老師在本次課程設(shè)計中對我的悉心指導(dǎo)和同學(xué)們的熱情幫助。參考文獻：1. EDA設(shè)計實驗指導(dǎo)書 ——南京理工大學(xué)電子技術(shù)中心2. 數(shù)字邏輯電路與系統(tǒng)設(shè)計/蔣立蘋編著. —3. 數(shù)字電路與數(shù)字邏輯實驗指導(dǎo)書/安德寧編著.—北京:4. EDA實用技術(shù)即應(yīng)用/劉艷萍，高振斌，李志軍編著.—北京:國防工業(yè)出版社,5. EDA技術(shù)與VHDL設(shè)計/徐志軍，王金明 等編著 .—北京:電子工業(yè)出版社, 19