【正文】 　　 MOV P1，0FFH 　　 LOOP1 ：MOV R4，0FFH 　　 　　 MOV R3，00H 　　 LOOP2 ：MOV A，P1 　　 　　 SUBB A，R3 　　 JNZ SKP1 　　 　　 SKP1：MOV C，70H 　　 MOV ，C 　　 ACALL DELAY ：此延時(shí)子程序略 　　 　　 　　 AJMP LOOP1 單片機(jī)上電后沒(méi)有運(yùn)轉(zhuǎn)，首先要檢查什么？（東信筆試題） What is PC Chipset? （揚(yáng)智電子筆試） 芯片組（Chipset）是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為北橋芯片和南橋芯片。北橋芯片提供對(duì)CPU的類(lèi)型和主頻、內(nèi)存的類(lèi)型和最大容量ISA/PCI/AGP插槽、ECC糾錯(cuò)等支持。南橋芯片則提供對(duì)KBC（鍵盤(pán)控制器）、RTC（實(shí)時(shí)時(shí)鐘控制器）、USB（通用串行總線(xiàn)）、Ultra DMA/33(66)EIDE數(shù)據(jù)傳輸方式和ACPI（高級(jí)能源管理）等的支持。其中北橋芯片起著主導(dǎo)性的作用，也稱(chēng)為主橋（Host Bridge）。 　　除了最通用的南北橋結(jié)構(gòu)外，目前芯片組正向更高級(jí)的加速集線(xiàn)架構(gòu)發(fā)展，Intel的8xx系列芯片組就是這類(lèi)芯片組的代表，它將一些子系統(tǒng)如IDE接口、音效、MODEM和USB直接接入主芯片，能夠提供比PCI總線(xiàn)寬一倍的帶寬，達(dá)到了266MB/s。 如果簡(jiǎn)歷上還說(shuō)做過(guò)cpu之類(lèi)，就會(huì)問(wèn)到諸如cpu如何工作，流水線(xiàn)之類(lèi)的問(wèn)題。（未知） 1計(jì)算機(jī)的基本組成部分及其各自的作用。（東信筆試題） 1請(qǐng)畫(huà)出微機(jī)接口電路中，典型的輸入設(shè)備與微機(jī)接口邏輯示意圖（數(shù)據(jù)接口、控制接口、所存器/緩沖器）。 （漢王筆試） 1cache的主要部分什么的。（威盛VIA 上海筆試試題） 1同步異步傳輸?shù)牟町悾ㄎ粗?1串行通信與同步通信異同,特點(diǎn),比較。（華為面試題） 1RS232c高電平脈沖對(duì)應(yīng)的TTL邏輯是?(負(fù)邏輯?) （華為面試題四、信號(hào)與系統(tǒng) 的話(huà)音頻率一般為300~3400HZ，若對(duì)其采樣且使信號(hào)不失真，其最小的采樣頻率應(yīng)為多大？若采用8KHZ的采樣頻率，并采用8bit的PCM編碼，則存儲(chǔ)一秒鐘的信號(hào)數(shù)據(jù)量有多大？（仕蘭微面試題目） 什么耐奎斯特定律,怎么由模擬信號(hào)轉(zhuǎn)為數(shù)字信號(hào)。（華為面試題） 如果模擬信號(hào)的帶寬為 5khz,要用8K的采樣率，怎么辦？lucent) 兩路？ 信號(hào)與系統(tǒng):在時(shí)域與頻域關(guān)系。（華為面試題） 給出時(shí)域信號(hào)，求其直流分量。（未知） 給出一時(shí)域信號(hào)，要求（1）寫(xiě)出頻率分量，（2）寫(xiě)出其傅立葉變換級(jí)數(shù)；（3）當(dāng)波形經(jīng)過(guò)低通濾波器濾掉高次諧波而只保留一次諧波時(shí)，畫(huà)出濾波后的輸出波形。（未知） sketch 連續(xù)正弦信號(hào)和連續(xù)矩形波(都有圖)的傅立葉變換 。（Infineon筆試試題）拉氏變換和傅立葉變換的表達(dá)式及聯(lián)系。（新太硬件面題） 轉(zhuǎn)貼請(qǐng)注明 : 志遠(yuǎn)工作室 ____________________________________________________________ 五、DSP、嵌入式、軟件等 請(qǐng)用方框圖描述一個(gè)你熟悉的實(shí)用數(shù)字信號(hào)處理系統(tǒng)，并做簡(jiǎn)要的分析；如果沒(méi)有，也可以自己設(shè)計(jì)一個(gè)簡(jiǎn)單的數(shù)字信號(hào)處理系統(tǒng)，并描述其功能及用途。（仕蘭微面試題目） 數(shù)字濾波器的分類(lèi)和結(jié)構(gòu)特點(diǎn)。（仕蘭微面試題目） IIR，F(xiàn)IR濾波器的異同。（新太硬件面題） 拉氏變換與Z變換公式等類(lèi)似東西，(n)=a*h(n1) b*δ(n) (n)的z變換；；；（未知）DSP和通用處理器在結(jié)構(gòu)上有什么不同，請(qǐng)簡(jiǎn)要畫(huà)出你熟悉的一種DSP結(jié)構(gòu)圖。（信威dsp軟件面試題） 說(shuō)說(shuō)定點(diǎn)DSP和浮點(diǎn)DSP的定義（或者說(shuō)出他們的區(qū)別）（信威dsp軟件面試題） 說(shuō)說(shuō)你對(duì)循環(huán)尋址和位反序?qū)ぶ返睦斫?（信威dsp軟件面試題） 請(qǐng)寫(xiě)出【－8，7】的二進(jìn)制補(bǔ)碼，和二進(jìn)制偏置碼。－.（信威dsp軟件面試題） DSP的結(jié)構(gòu)（哈佛結(jié)構(gòu)）；（未知） 嵌入式處理器類(lèi)型(如ARM)，操作系統(tǒng)種類(lèi)（Vxworks,ucos,winCE,linux），操作系統(tǒng)方面偏CS方向了，在CS篇里面講了；（未知） 1有一個(gè)LDO芯片將用于對(duì)手機(jī)供電，需要你對(duì)他進(jìn)行評(píng)估，你將如何設(shè)計(jì)你的測(cè)試項(xiàng)目？ 1某程序在一個(gè)嵌入式系統(tǒng)（200M CPU，50M SDRAM）中已經(jīng)最優(yōu)化了，換到零一個(gè)系統(tǒng)（300M CPU，50M SDRAM）中是否還需要優(yōu)化？ （Intel） 1請(qǐng)簡(jiǎn)要描述HUFFMAN編碼的基本原理及其基本的實(shí)現(xiàn)方法。（仕蘭微面試題目） 1說(shuō)出OSI七層網(wǎng)絡(luò)協(xié)議中的四層（任意四層）。（仕蘭微面試題目） 1A） （仕蘭微面試題目） 　　＃i nclude 　　void testf(int*p) 　　{ 　　*p =1。 　　} 　　main() 　　{ 　　int *n,m[2]。 　　n=m。 　　m[0]=1。 　　m[1]=8。 　　testf(n)。 　　printf(Data v　alue is %d ,*n)。 　　} 　　 　　B) 　?。 nclude 　　void testf(int**p) 　　{ 　　*p =1。 　　} 　　main() 　　{int *n,m[2]。 　　n=m。 　　m[0]=1。 　　m[1]=8。 　　testf(amp。n)。 　　printf(Data v　alue is %d,*n)。 　　} 　　下面的結(jié)果是程序A還是程序B的？ 　　Data v　alue is 8 　　那么另一段程序的結(jié)果是什么？ 1那種排序方法最快? （華為面試題） 1寫(xiě)出兩個(gè)排序算法,問(wèn)哪個(gè)好？（威盛） 1編一個(gè)簡(jiǎn)單的求n!的程序 。（Infineon筆試試題） 1用一種編程語(yǔ)言寫(xiě)n!的算法。（威盛VIA 上海筆試試題） 用C語(yǔ)言寫(xiě)一個(gè)遞歸算法求N??；（華為面試題） 2給一個(gè)C的函數(shù)，關(guān)于字符串和數(shù)組，找出錯(cuò)誤；（華為面試題） 2防火墻是怎么實(shí)現(xiàn)的？ （華為面試題） 2你對(duì)哪方面編程熟悉？（華為面試題） 2冒泡排序的原理。（新太硬件面題） 2操作系統(tǒng)的功能。（新太硬件面題） 2學(xué)過(guò)的計(jì)算機(jī)語(yǔ)言及開(kāi)發(fā)的系統(tǒng)。（新太硬件面題） 2 方形圍欄的樁子的個(gè)數(shù)一樣但是小于36，問(wèn)有多少羊？（威盛） 2(這個(gè)題目真bt) （ 上海筆試試題） 2用C語(yǔ)言寫(xiě)一段控制手機(jī)中馬達(dá)振子的驅(qū)動(dòng)程序。(威勝) 用perl或TCL/Tk實(shí)現(xiàn)一段字符串識(shí)別和比較的程序。（未知） 3給出一個(gè)堆棧的結(jié)構(gòu)，求中斷后顯示結(jié)果，主要是考堆棧壓入返回地址存放在低端地 址還是高端。（未知） 3一些DOS命令，如顯示文件，拷貝，刪除。（未知） 3設(shè)計(jì)一個(gè)類(lèi)，使得該類(lèi)任何形式的派生類(lèi)無(wú)論怎么定義和實(shí)現(xiàn)，都無(wú)法產(chǎn)生任何對(duì)象 實(shí)例。（IBM） 3What is preemption? (Intel) 3What is the state of a process if a resource is not available? (Intel) 3三個(gè) float a,b,c。問(wèn)值（a b） c==(b a) c， (a b) c==(a c) b。(Intel) 3把一個(gè)鏈表反向填空。 (lucent) 3x^4 a*x^3 x^2 c*x d 最少需要做幾次乘法？ (Dephi) ____________________________________________________________ 六、主觀題 你認(rèn)為你從事研發(fā)工作有哪些特點(diǎn)？（仕蘭微面試題目） 說(shuō)出你的最大弱點(diǎn)及改進(jìn)方法。（威盛VIA 上海筆試試題） 說(shuō)出你的理想。說(shuō)出你想達(dá)到的目標(biāo)。 題目是英文出的，要用英文回答。（威盛VIA 上海筆試試題） 我們將研發(fā)人員分為若干研究方向，對(duì)協(xié)議和算法理解（主要應(yīng)用在網(wǎng)絡(luò)通信、圖象語(yǔ)音壓縮方面）、電子系統(tǒng)方案的研究、用MCU、DSP編程實(shí)現(xiàn)電路功能、用ASIC設(shè)計(jì)技術(shù) 設(shè)計(jì)電路（包括MCU、DSP本身）、電路功能模塊設(shè)計(jì)（包括模擬電路和數(shù)字電路）、集成 電路后端設(shè)計(jì)（主要是指綜合及自動(dòng)布局布線(xiàn)技術(shù)）、集成電路設(shè)計(jì)與工藝接口的研究.你希望從事哪方面的研究？（可以選擇多個(gè)方向。另外，已經(jīng)從事過(guò)相關(guān)研發(fā)的人員可以詳細(xì)描述你的研發(fā)經(jīng)歷）。（仕蘭微面試題目） 請(qǐng)談?wù)剬?duì)一個(gè)系統(tǒng)設(shè)計(jì)的總體思路。針對(duì)這個(gè)思路，你覺(jué)得應(yīng)該具備哪些方面的知識(shí)？（仕蘭微面試題目） 設(shè)想你將設(shè)計(jì)完成一個(gè)電子電路方案。請(qǐng)簡(jiǎn)述用EDA軟件（如PROTEL）進(jìn)行設(shè)計(jì)（包括 原理圖和PCB圖）到調(diào)試出樣機(jī)的整個(gè)過(guò)程。在各環(huán)節(jié)應(yīng)注意哪些問(wèn)題？電源的穩(wěn)定，電 容的選取，以及布局的大小。（漢王筆試） 七、共同的注意點(diǎn) ，面試官主要根據(jù)你的簡(jiǎn)歷提問(wèn)，所以一定要對(duì)自己負(fù)責(zé)，把簡(jiǎn)歷上的東西搞明白； ，就招目前他們確的方向的人，這種情況下，就要投其所好，盡量介紹其所關(guān)心的東西。 ，但是由于很多東西都忘掉了，才覺(jué)得有些難。所以最好在面試前把該看的書(shū)看看。 ，但是不可否認(rèn)，由于不用面試官/公司所專(zhuān)領(lǐng)域及愛(ài)好不同，也有面試也有很大的偶然性，需要冷靜對(duì)待。不能因?yàn)楸痪埽头裾J(rèn)自己或責(zé)罵公司。 it easy，對(duì)越是自己鐘情的公司越要這樣。硬件工程師面試題目下面是一些基本的數(shù)字電路知識(shí)問(wèn)題，請(qǐng)簡(jiǎn)要回答之。 a) 什么是Setup 和Holdup時(shí)間？ b) 什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象？怎樣判斷？如何消除？ c) 請(qǐng)畫(huà)出用D觸發(fā)器實(shí)現(xiàn)2倍分頻的邏輯電路？ d) 什么是線(xiàn)與邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體要求？ e) 什么是同步邏輯和異步邏輯？ f) 請(qǐng)畫(huà)出微機(jī)接口電路中，典型的輸入設(shè)備與微機(jī)接口邏輯示意圖（數(shù)據(jù)接口、控制接口、所存器/緩沖器）。 g) 你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？ 可編程邏輯器件在現(xiàn)代電子設(shè)計(jì)中越來(lái)越重要，請(qǐng)問(wèn)： a) 你所知道的可編程邏輯器件有哪些？ b) 試用VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯。 設(shè)想你將設(shè)計(jì)完成一個(gè)電子電路方案。請(qǐng)簡(jiǎn)述用EDA軟件（如PROTEL）進(jìn)行設(shè)計(jì)（包 括原理圖和PCB圖）到調(diào)試出樣機(jī)的整個(gè)過(guò)程。在各環(huán)節(jié)應(yīng)注意哪些問(wèn)題？筆試21，用邏輯們和cmos電路實(shí)現(xiàn)ab+cd 2. 用一個(gè)二選一mux和一個(gè)inv實(shí)現(xiàn)異或 3. 給了reg的setup,hold時(shí)間，求中間組合邏輯的delay范圍。 Setup/hold time 是測(cè)試芯片對(duì)輸入信號(hào)和時(shí)鐘信號(hào)之間的時(shí)間要求。建立時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間。輸入信號(hào)應(yīng)提前時(shí)鐘上升沿（如上升沿有效）T時(shí)間到達(dá)芯片，這個(gè)T就是建立時(shí)間Setup time,這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。保持時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以后，數(shù)據(jù)穩(wěn)定不變的時(shí)間。時(shí)hold time不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。4. 如何解決亞穩(wěn)態(tài) 5. 用verilog/vhdl寫(xiě)一個(gè)fifo控制器 6. 用verilog/vddl檢測(cè)stream中的特定字符串 dsp軟件面試題1)DSP和通用處理器在結(jié)構(gòu)上有什么不同，請(qǐng)簡(jiǎn)要畫(huà)出你熟悉 的一種DSP結(jié)構(gòu)圖 2)說(shuō)說(shuō)定點(diǎn)DSP和浮點(diǎn)DSP的定義（或者說(shuō)出他們的區(qū)別） 3）說(shuō)說(shuō)你對(duì)循環(huán)尋址和位反序?qū)ぶ返睦斫?6