設(shè)計自動化ppt課件-資料下載頁
2025-05-12 13:12本頁面
【正文】 log— XL所用的硬件描述語言。 硬件描述語言的綜合 假設(shè)我們需要建造一棟樓房，需要幾步？ 第一，進行“ 建筑設(shè)計 ” —— 用設(shè)計圖紙把建筑設(shè)想表示出來； 第二，進行“ 建筑預算 ” —— 根據(jù)投資規(guī)模、擬建樓房的結(jié)構(gòu)及有關(guān)建房的經(jīng)驗數(shù)據(jù)等計算需要多少基本的建筑材料 (如磚、水泥、預制塊、門、窗戶等 )； EDA設(shè)計流程 第三 ， 根據(jù)建筑設(shè)計和建筑預算進行 “ 施工設(shè)計 ” —— 這些磚、 水泥 、 預制塊 、 門 、 窗戶等具體砌在房子的什么部位 ， 相互之間怎樣連接； 第四 ， 根據(jù)施工圖進行 “ 建筑施工 ” —— 將這些磚 、 水泥 、 預制塊 、 門 、 窗戶等按照規(guī)定施工建成一棟樓房； 最后 ， 施工完畢后 ， 還要進行 “ 建筑驗收 ” —— 檢驗所建樓房是否符合設(shè)計要求 。 ?設(shè)計輸入： 將設(shè)計的系統(tǒng)或電路以開發(fā)軟件要求的某種形式表示出來，并送入計算機的過程。 3種設(shè)計輸入形式： ?圖形設(shè)計輸入方式 ：容易實現(xiàn)仿真，便于信號的觀察和電路的調(diào)整 ?文本方式設(shè)計輸入方式 ：目前最常用的輸入方式 ? 波形輸入方式 ：適用于時序邏輯和有重復性的邏輯函數(shù) EDA設(shè)計流程 ?綜合（ synthesis）： 將電路的高級語言描述轉(zhuǎn)換為低級的、可與 FPGA/CPLD或構(gòu)成 ASIC的門陣列基本結(jié)構(gòu)相映射的網(wǎng)表文件 網(wǎng)表文件： 按照某種規(guī)定描述電路的基本組成及如何相互連接的文件 ? 目標器件的布線 /適配 將綜合器產(chǎn)生的網(wǎng)表文件針對具體的目標器件進行邏輯映射 ，產(chǎn)生可用于編程的文件 。 EDA設(shè)計流程 ? 仿真 時序仿真與功能仿真 ? 編程下載和硬件測試 EDA工具的組成模塊 EDA工具大致可以分為 5個模塊 ?設(shè)計輸入編輯器 ?仿真器 ?HDL綜合器 ?適配器（或布局布線器） ?下載器 MAX+PLUS II軟件組成 設(shè)計輸入 項目編譯 Compiler 項目校驗 器件編程 MAX+PLUS II 時間分析器 Time Analyzer MAX+PLUS II 圖形編輯器 Graphic editor MAX+PLUS II 文本編輯器 Text editor MAX+PLUS II 編程器 Programmer 編譯器 網(wǎng)表提取器 適配 邏輯 綜合器 數(shù)據(jù)庫 建庫器 MAX+PLUS II 信息處理器 Messages 和 層次顯示 Hierarchy Display MAX+PLUS II 波形編輯器 Waveform Editor MAX+PLUS II 仿真器 Simulater 真有趣，可以按自己的想法設(shè)計一個芯片！ 我也要參加全國大學生電子設(shè)計競賽！ 呀，畢業(yè)設(shè)計正好能用得上哎！ 原來在一個芯片里就可以設(shè)計一個完整的計算機系統(tǒng)呀！ 找工作時也算得上一技之長哦！
教學課件相關(guān)推薦
鄂ICP備17016276號-1