【正文】 ower Schottky TTL） : 性能進(jìn)一步提高。 小結(jié) 三極管非門(mén) ： 分析了最簡(jiǎn)單的三極管非門(mén)，并分析了其優(yōu)缺點(diǎn)。 TTL反相器、與非門(mén)、或非門(mén) TTL反相器：電路結(jié)構(gòu)、傳輸特性及常用芯片 7404 TTL與非門(mén)：電路結(jié)構(gòu)及常用芯片 7400 7420 TTL或非門(mén)：電路結(jié)構(gòu)及常用芯片 7402 TTL邏輯門(mén)的參數(shù)及特性：傳輸特性；輸入輸出高低電壓及噪聲容限；輸入輸出高低電流及扇入扇出數(shù)；平均延遲時(shí)間；功耗 其他類型 的 TTL邏輯門(mén) 集電極開(kāi)路門(mén)：線與的概念；外接電阻的計(jì)算 三態(tài)門(mén)：三態(tài)門(mén)的功能分析；三態(tài)門(mén)的用途 TTL電路常識(shí) 大規(guī)模集成芯片集成度高，所以要求體積小，而TTL系列不可能做得很小，但 MOS管的結(jié)構(gòu)和制造工藝對(duì)高密度制作較之 TTL相對(duì)容易，下面我們介紹MOS器件。 與 TTL邏輯電路比較， MOS管的優(yōu)點(diǎn)是功耗低，可達(dá) ，缺點(diǎn)是開(kāi)關(guān)速度稍低。在大規(guī)模的集成電路中，主要采用的 CMOS電路。 3 CMOS邏輯門(mén)電路 場(chǎng)效應(yīng)管的開(kāi)關(guān)特性 CMOS反相器及 其他 邏輯門(mén) CMOS邏輯門(mén)的特點(diǎn) 場(chǎng)效應(yīng)管的開(kāi)關(guān)特性 場(chǎng)效應(yīng)管是一種用輸入電壓控制輸出電流的的半導(dǎo)體器件。 從參與導(dǎo)電的 載流子來(lái)劃分，它有電子作為載流子的 N溝道場(chǎng)效應(yīng)管 和空穴作為載流子的 P溝道 場(chǎng)效應(yīng)管 。 N溝道場(chǎng)效應(yīng)管 P溝 道 場(chǎng)效應(yīng)管 柵極 源極 ui=VIL uo=VDD G D S RD +VDD 截止?fàn)顟B(tài)等效電路 ui=VIH uo=0 G D S RD +VDD 導(dǎo)通狀態(tài)等效電路 0)(當(dāng)導(dǎo) 通 ???? ????OLOTGSIHiVuthVVu2. N溝道場(chǎng)效應(yīng) 管的開(kāi)關(guān)特性 ui uo G D S RD +VDD DDOHOTGSILiVVuthVVu???? ????截止)(當(dāng)MOS管的 DS極可以看成是受 ui控制的開(kāi)關(guān) 。 VGS(th)通常+2V左右 3. P溝道場(chǎng)效應(yīng) 管的開(kāi)關(guān)特性 ui uo G S D RS +VDD DDOHOTGSGSGSIHiVVuthVUVUVu???? ?????截止)(0當(dāng)VVuthVUVUVuOLOTGSGSDDGSILi0)(當(dāng)???? ??????導(dǎo)通ui=VIH uo=VDD G S D RS +VDD 截止?fàn)顟B(tài)等效電路 ui=VIL uo=0 G S D RS +VDD 導(dǎo)通狀態(tài)等效電路 VGS(th)通常 2V左右 CMOS反相器及其他邏輯門(mén) CMOS反相器 V DD T P T N v O v I 當(dāng) vI = 0 V時(shí) VGSN =0 ＜ VTN TN管截止； |VGSP|=VDD＞ VTP TP管導(dǎo)通。 VO ≈ VDD V DD T P T N v O v I 當(dāng) vI = VDD 時(shí) VO ≈ 0 VGSN =VDD VTN TN管導(dǎo)通； |VGSP|= 0 VTP TP管截止。 AL ?CMOS反相器的特點(diǎn) V DD T P + v SGP v O v I + – – T N i D 因而 CMOS反相器 的靜態(tài)功耗極小（微瓦數(shù)量級(jí)）。 CMOS與非門(mén) 二輸入 “ 與非 ” 門(mén)電路結(jié)構(gòu)如圖 每個(gè)輸入端與一 個(gè) NMOS管和一個(gè) PMOS管的柵極相連 ?當(dāng) A和 B為高電平時(shí) : 1 兩 個(gè) 并 聯(lián) 的PMOS管 T T4 兩個(gè)串聯(lián)的NMOS T T2 通 通 止 止 0 1 通 止 通 1止 ?當(dāng) A和 B有一個(gè)或一個(gè)以上為低電平時(shí) : 電路輸出高電平 輸出低電平 ? 電路實(shí)現(xiàn)“與非”邏輯功能 ABF ?0 T P2 B A T N2 T N1 V DD L 1 ?當(dāng) A、 B全為低電平時(shí) 0 0 輸出為高電平 CMOS或非門(mén) ?當(dāng)輸入端 A、 B都為高電平時(shí)， ?當(dāng) A、 B全為低電平時(shí)， BAL ???當(dāng) A、 B中有一個(gè)為高電平時(shí) T P2 B A T N2 T N1 V DD L 0 1 1 輸出為高電平 輸出為低電平 輸出必為低電平 C T P v O / v I v I / vO + 5V – 5V T N C C v O / v I v I / v O TG C TG 是一種傳輸信號(hào)的可控開(kāi)關(guān)，截止電阻 107Ω，導(dǎo)通電阻 幾百 Ω，所以是一個(gè)理想的開(kāi)關(guān)。 結(jié)構(gòu)對(duì)稱，其漏極和源極可互換，它們的開(kāi)啟電壓 |VT|=2V 。 由互補(bǔ)的信號(hào)電壓來(lái)控制，分別用 C和 C 表示。 CMOS傳輸門(mén) (TG) CMOS傳輸門(mén)電路的工作原理 設(shè) TP和 TN的開(kāi)啟電壓 |VT|=2V， 且輸入模擬信號(hào)的變化范圍為－ 5V到 +5V。 C T P v O / v I v I / v O +5V – 5V T N C 當(dāng) c端接低電壓 ?5V時(shí) ?5V +5V ?5V~+5V 開(kāi)關(guān)斷開(kāi) C T P v O / v I v I / v O +5V – 5V T N C 當(dāng) c端接高電壓 +5V +5V ?5V ?I＜ ?3V ?I+3V － 3V~+3V 一管導(dǎo)通程度愈深，另一管導(dǎo)通愈淺，導(dǎo)通電阻近似為一常數(shù)。 CMOS邏輯門(mén)的特點(diǎn) （ 1） CMOS電路的工作速度比 TTL電路的低 。 （ 2） CMOS帶負(fù)載的能力比 TTL電路強(qiáng) 。 （ 3） CMOS電路的電源電壓允許范圍較大 ， 約在 3～ 18V， 抗干擾能力比TTL電路強(qiáng) 。 （ 4） CMOS電路的功耗比 TTL電路小得多 。 門(mén)電路的功耗只有幾個(gè) μW， 中規(guī)模集成電路的功耗也不會(huì)超過(guò) 100μW。 （ 5） CMOS集成電路的集成度比 TTL電路高 。 （ 6） CMOS電路適合于特殊環(huán)境下工作 。 （ 7） CMOS電路容易受靜電感應(yīng)而擊穿 ， 在使用和存放時(shí)應(yīng)注意靜電屏蔽 ，焊接時(shí)電烙鐵應(yīng)接地良好 ， 尤其是 CMOS電路多余不用的輸入端不能懸空 ，應(yīng)根據(jù)需要接地或接高電平 。 使用集成電路時(shí)的注意事項(xiàng) （ 1）對(duì)于各種集成電路，使用時(shí)一定要在推薦的工作條件范圍內(nèi)，否則將導(dǎo)致性能下降或損壞器件。 （ 2）數(shù)字集成電路中多余的輸入端在不改變邏輯關(guān)系的前提下可以并聯(lián)起來(lái)使用，也可根據(jù)邏輯關(guān)系的要求接地或接高電平（最好接入限流電阻）。TTL電路多余的輸入端懸空表示輸入為高電平 ；但 CMOS電路，多余的輸入端不允許懸空 ，否則電路將不能正常工作。 （ 3） TTL電路和 CMOS電路之間一般不能直接連接，而需利用接口電路進(jìn)行電平轉(zhuǎn)換或電流變換才可進(jìn)行連接，使前級(jí)器件的輸出電平及電流滿足后級(jí)器件對(duì)輸入電平及電流的要求，并不得對(duì)器件造成損害。 本章小結(jié) 0 概述 1 二極管邏輯門(mén)電路 2 TTL邏輯門(mén)電路 3 CMOS邏輯門(mén)電路 ①利用半導(dǎo)體器件的開(kāi)關(guān)特性，可以構(gòu)成與門(mén)、或門(mén)、非門(mén)、與非門(mén)、或非門(mén)、與或非門(mén)、異或門(mén)等各種邏輯門(mén)電路，也可以構(gòu)成在電路結(jié)構(gòu)和特性兩方面都別具特色的三態(tài)門(mén)、 OC門(mén)和傳輸門(mén)。 ③ TTL電路的優(yōu)點(diǎn)是 開(kāi)關(guān)速度較高，抗干擾能力較強(qiáng)，帶負(fù)載的能力也比較強(qiáng)，缺點(diǎn)是功耗較大 。 ④ CMOS電路具有 制造工藝簡(jiǎn)單、功耗小、輸入阻抗高、集成度高、電源電壓范圍寬等優(yōu)點(diǎn)，其主要缺點(diǎn)是工作速度稍低 ，但隨著集成工藝的不斷改進(jìn)， CMOS電路的工作速度已有了大幅度的提高。 總 結(jié)